タグ付けされた質問 「dsp」

実際の質問は終わりです。しかし、それだけを読んでも、なぜ私が混乱しているのかわからないかもしれません。私はこの投稿をいくつかの定義、仮定、推測から始めて、実際の質問をしました。 私はいつも違いを知っていると思いますが、「uCを備えたトランシーバーを置いた場合、それは今ではSoCですか？」私はすべてごちゃ混ぜになり、答える方法がわかりません。uCは本質的にSoCだと言われたことを思い出します。しかし、どのような証拠がありますか？しかし、arduinoはシングルチップではありません！Atmegプロセッサはいつでも「ボード」から取り外すことができます。 オンラインでチェックすると、直接または間接的に今言ったことを確認または矛盾するあらゆる種類の回答が得られます。これは常に私を混乱させるものであり、私はこれらの用語を緩く、時には交換可能に使用しているマーケティング担当者と、そのリードに従う人々を非難するだけです。 そこで、私はこれら3つの用語の基本的な意味を探すことにしました：uC、SoC、およびDSP。たとえば、回路内の電圧について混乱したときは、常に物理の基礎に戻ります。グラウンドは実際にはゼロではなく、単なる「基準」であり、電圧は「絶対的」ではなく、「相対」です。これは常に正しい方向を示しています。しかし、uCについて語る際の基本はありません。「マイクロ」「コントローラー」とは、マイクロメータースケールとなるほど小さいコントローラーです。しかし、ナノコントローラーという用語はありませんね。したがって、この考え方は役に立たないでしょう。 私が答えようとしているのは次のとおりです： uCは他の周辺機器とメモリを備えたプロセッシングユニットで、一般的に使用されますよね？ SoCは「チップ」上の完全な「システム」です。では、シングルチップに搭載したシステムはSoCですよね？ DSPは特定の用途、主に数学演算用の処理ユニットですよね？ 今 それは、uC内のすべてが1つのチップ内にある必要があるということですか？はいの場合、uCは実際にはSoCです。小さいかもしれませんが、そうです。arduinoはどうですか？おそらく、シングルチップ上にある場合、uCはSoCになる可能性がありますが、そうする必要はありません（ここでは、例としてarduinoを多用しています）。 したがって、arduinoはuCです。そのすべてのコンポーネントを別のボードに配置して、たとえばXBEEをミックスに追加するとします。それはまだuCですよね？それで、今はSoCだと言うのはいつですか？同じものをボードに集めるのではなく、単一のチップに入れるときだけですか？ これまでのところ、上記の質問は何とか答えていると思いますが、先に進むために確認したいだけです。私が「基本的に」考えようとすると、チップまたはボードは「同じ」である可能性があります。それは、異なるコンポーネントを接続する単なるワイヤです。この時点で、コンポーネントをどのように定義しますか？単一のトランジスタですか、ADCのような回路ですか？しかし、私はそこに行きたくありません。 次の質問は、この投稿が本当に何であるかです： uCは本質的にSoCですか？システム全体が汎用用途であることを要件の1つとするSoCの特殊なケース。 uCは（インターネットによると）汎用であり、DSPは主に、現実の世界から収集された信号を数学的に処理するためのものです。しかし、DSPは依然として「プロセッサ」であり、uCには「プロセッサ」が含まれています。束やペリフェラルを備えたDSP（通常、ADCとDACが一緒に使用されるため、これらを使用するとします）を配置して、ミックスをuCと呼ぶことはできますか？またはSoCです（現在、ミックスは汎用ではないため、uCと呼ぶことはできませんが、それでもSoCです）

9 microcontroller  dsp  soc  system-on-chip 

この質問は、非常に具体的な基準を使用して、DSPスライスを備えたFPGAにIIRフィルターを実装することに関するものです。 次の式を使用して、順方向タップがなく、逆方向タップが1つだけのフィルターを作成するとします。 y[n]=y[n−1]⋅b1+x[n]y[n]=y[n−1]⋅b1+x[n]y[n] = y[n-1] \cdot b1 + x[n] （画像を参照） 例としてザイリンクスのDSP48A1スライスを取り上げます。ほとんどのハードIP DSPスライスは似ています。 クロックごとに1つのサンプルでアナログデータを受信するとします。サンプルクロックで同期的に実行されるIIRフィルターを設計したいと思います。 問題は、DSPスライスを最大レートで実行するために、同じサイクルで乗算と加算ができないことです。これらのコンポーネント間にはパイプラインレジスタが必要です。 したがって、クロックごとに1つの新しいサンプルがある場合、クロックごとに1つの出力を生成する必要があります。ただし、このデザインで新しいクロックを生成する前に、以前の出力2クロックが必要です。 明白な解決策は、データをダブルクロックレートで処理するか、パイプラインレジスタを無効にして、同じサイクルで乗算と加算ができるようにすることです。 残念ながら、完全にパイプライン化されたDSPスライスの最大クロックレートでサンプリングしている場合、これらのソリューションはどちらも不可能です。これを構築する他の方法はありますか？ （任意の数のDSPスライスを使用して、サンプルレートの半分で動作するIIRフィルターを設計できる場合のボーナスポイント） 目標は、ザイリンクスArtix FPGAで1 GSPS ADCの補償フィルターを実行することです。DSPスライスは、完全にパイプライン化されている場合、500 MHzをわずかに超えて実行できます。クロックあたり1サンプルのソリューションがある場合は、クロックあたり2サンプルのソリューションをスケーリングしてみます。これは、FIRフィルターを使用すると非常に簡単です。

9 fpga  filter  dsp  iir 

（ADC以外の）外部コンポーネントを使用せずに、FPGAに位相ロックを実装したいと考えています。単純化するには、単純なバイナリパルスにロックすることで十分です。信号の周波数は、クロックの0.1〜1％です。オンボードクロックPLLは通常次の理由で使用できません。 構成できません（合成中に設定されます）。 ちらつく。 必要な頻度をサポートしない。 私は文献を整理していて、いくつかのバイナリフェーズロックループを見つけました。最も注目すべきは、必要に応じてリンクを投稿できる「パルススチール」デザインです。実装して合成しましたが、ある程度の成功を収めましたが、そのジッターとロック範囲は、宣伝されているほど良くありませんでした。また、外部DVCOを使用して成功しましたが、すべてをオンチップで実装できればよいと思います。 デジタル回路設計または正しい方向のヒントさえも役立つでしょう（私はしばらくの間これに頭を悩ませてきました）、実証済みのFPGA実装は素晴らしいですが、期待されていません。 2010年10月27日追加 私が使用した実際のDPLLデザインには、ループフィルターとして「ランダムウォークフィルター」があり（前述の「パルススチール」ではなく、うまく機能しなかった私のノートを通過します）、クロックパルスをDCOに駆動します。 。ロックイン範囲は、DCOの分周器を介して設定されます。ループの感度は、ランダムウォークの長さを変えることによって確立されます。 これが見つかった論文は、この投稿の最後に引用されています。その一部を自分で実装したところ、実際にはすでにOpenCoresに実装されていることがわかりましたが、過去数か月の間にプロジェクトが削除されましたが、必要に応じてVerilogファイルを保存しています。 山本浩; 森S; 、「新しいクラスのシーケンシャルフィルターを使用したバイナリ量子化オールデジタルフェーズロックループのパフォーマンス」、Communications、IEEE Transactions on、vol.26、no.1、pp。35-45、1978年1月 土井：10.1109 / TCOM.1978.1093972 URL：http : //ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1093972&isnumber=23895

9 fpga  dsp  pll 

では、この問題を念頭において（stackexchangeは「似たタイトルの質問」の中で、今、私を提供していることを最初の1）、私は質問のアイデアを盗み、PPCについて、それをお聞きしたいと思います。 それの何がそんなに素晴らしいのですか？私が見た他のすべてのチップ-ARM、MIPS、SuperH、x86-数値は大丈夫です。 この質問の背景、つまりPPCについては、PPCアーキテクチャが多くのDSPチップ、特に自動車業界で使用されているということです。もちろん、これは単に勢いの問題である可能性があり、開発者がツールチェーンを含め、よく知っているアーキテクチャにとどまることができます。そしてもちろん、彼らが今までに書いたソフトウェア。 しかし、私がDSPプロジェクトを新たに開始する場合、古い荷物を持ち歩く必要はありません-PPCをARMよりも優先するように説得するPPCアーキテクチャの説得力のある利点はありますか？ ARMチップの電力効率について知っているので、私の設計はバッテリーではなくグリッドから実行されることを述べさせてください。

9 arm  dsp 

シンプルな電子機器を作るつもりです。うまくいけば、いつかは市場に出そうと思うかもしれませんが、思い切って大量生産する前に、まずインターネットで何台か売って、誰かが望んでいるかどうか確かめてみます。 。 ただし、米国で何かを販売するには、FCCテストに合格するか、免除の基準を満たす必要があることがわかります。FCCのテストには$ 10,000以上の費用がかかると聞いていますが、これは今は我慢できません。公式FCCドキュメント（ほとんど見つけるのは不可能でした）をオンラインで検索したところ、回路内に1.705 MHzを超える発振器または周波数がない場合、FCCテストから免除されるという条件の1つに思われます（これが間違っている場合はお知らせください。ドキュメントを見つける前にここで質問しましたが、誰もが9 kHzだと言ってスレッドを閉じました）。 ここに規制へのリンクがあります： Title 47：Telecommunication PART 15—RADIO FREQUENCY DEVICES Subpart B—Unintentional Radiators§15.103 Exempted devices。 以下のデバイスは、§15.5と15.29の一般的な動作条件のみが適用され、この部分に含まれる特定の技術基準およびその他の要件から除外されます。免除されたデバイスのオペレーターは、デバイスが有害な干渉を引き起こしていると委員会またはその代理人が発見した場合、デバイスの操作を停止する必要があります。有害な干渉を引き起こす状態が修正されるまで、操作を再開してはなりません。必須ではありませんが、免除されたデバイスの製造元は、デバイスがこの部分の特定の技術基準を満たすように努力することを強くお勧めします。 ... （h）生成される最高周波数と最高周波数の両方が1.705 MHz未満であり、AC電力線からは動作しない、またはAC電力線に接続されている間は動作するための設備を備えているデジタルデバイス。充電中の操作を可能にする、またはAC電源ラインに間接的に接続し、AC電源ラインに接続されている別のデバイスを介して電力を取得するバッテリーエリミネーター、ACアダプターまたはバッテリー充電器を含む、または使用のための準備をするデジタルデバイス、この免除に該当しないでください。 クロック速度とすべての発振器が1.705 MHz未満のマイクロを知っている人はいますか？1 MHzのクロック速度を持ついくつかのマイクロを見つけましたが、発振器は4 MHzです。500 kHzを超えるクロック速度はおそらく機能しますが、1 MHzが最適です。

9 microcontroller  dsp  fcc  clock-speed