深さ5未満で追加を実行できますか？

キャリールックを使用して先に我々は多項式サイズ深さ5（または4？）を使用して、追加を計算することができ、アルゴリズム $AC^0$ 回路ファミリを。深さを減らすことは可能ですか？キャリールックアヘッドアルゴリズムによって得られる深さよりも小さい多項式サイズの回路ファミリを使用して、2つの2進数の加算を計算できますか？

が2または3 である場合、加算を計算 $AC^0_d$ 回路ファミリのサイズの超多項式下限はありますか？ $d$

深さとは、交互の深さを意味します。

— 匿名
ソース

名前を教えてください。あなたは誰ですか？過去1か月ほどの間、人々はここで新しいユーザー名を作成し、質問してからそのユーザー名を削除しています！

— Tayfunペイ

@Geekster、一般に、人々はアカウントを作成したり、本名を使用したりする必要はありません（ただし、さまざまな理由でそうすることをお勧めします）。何かについて一般的な懸念がある場合は、Theoretical Computer Science Metaを使用して問題を提起してください。

— カヴェー

これは、深さ

回路がいくつかの固定

2つの

ビット入力の

ビットの合計を計算できないことを確認することにより、ブルートフォースになります。各深さに現れる可能性がある入力ビットの有限数のブール関数のみがあります。

4

$4$

^{0}

$^{0}$

(m + 1)

$(m+1)$

m

$m$

m

$m$

— mjqxxxx

@mjqxxxx：固定mをブルートフォースするときにAC0回路に多項式サイズの制約を適用するにはどうすればよいですか？@ OP：現在の最適な回路の深さは4か5ですか？

— ロビンコタリ

@mjqxxxx：すべてのブール関数は、深さ

回路で計算できます。ここで、固定

に対してサイズ

回路を見つけたとします。

、

ごとにサイズ

回路があるか、または

、サイズ

回路のみがあるかどうかをどのように判断しますか？有限の例から漸近情報を推測する方法はありません。

2

$2$

m

$m$

s

$s$

c n

$cn$

n

$n$

c = s / m

$c=s/m$

2^{ϵ n}

$2^{\epsilon n}$

ϵ = (\log s) / m

$\epsilon=(\log s)/m$

— EmilJeřábekはMonicaをサポートしています

回答:

Alexis MacielとDenis Therien の小さな多数決深度のしきい値回路の定理3.1によると、実際には2つの数値の加算を計算するための深度3回路があります。

正確なバインドは、深さ-2持っている問題であるの両方で回路を上部のゲートと回路である回路深さ1の（表記法の詳細な説明については論文を参照してください）。 $\Delta_2 \cdot \mathsf{NC}^0_1$ $\Delta_2 = \Sigma_2 \cap \Pi_2$ $\mathsf{AC}^0$ $\vee,\wedge$ $\mathsf{NC}^0_1$ $\mathsf{NC}^0$

主な証明のアイデアは次のとおりです。

最初は、のように桁上げ先見回路を発現する $\mathsf{NC}^0\cdot\Delta_2\cdot\mathsf{NC}^0$
次の呼び出し閉鎖特性これを書いて $\Delta_2$ $\Delta_2\cdot\mathsf{NC}^0$
最後に、（また、紙で証明）という事実を使用すること $\mathsf{NC}^0 \subset \Delta_1\cdot\mathsf{NC}^0_1$

— サミD
ソース

深さ2の回路はDNFまたはCNFである必要があり、指数関数的に多くのmintermsおよびmaxtermsがあることを確認するのが簡単なので、加算を計算するために深さ2の回路が必要です。

警告：以下の部分はバグです。答えの下のコメントを参照してください。

私はそれを数える方法は、添加が想定深さ3で行うことができおよびある 2つの数の目のビット LSBの指標であるのMSBは。 $a_i$ $b_i$ $i$ $0$ $n$

合計の番目のビットを、キャリールックアヘッドを使用した標準的な方法で計算しましょう。 $i$ $s_i$

s_{i} = a_{i} \oplus b_{i} \oplus c_{i}

$s_i = a_i \oplus b_i \oplus c_i$

ここで、はXOR、は次のように計算されるキャリーです。 $\oplus$ $c_i$

c_{i} = \underset{j ∣ j < i}{⋁} (g_{j} \land p_{j})

$c_i = \bigvee_{j\mid j < i} (g_j \wedge p_j)$

そしてことを意味し番目の場所は、キャリーを「生成」： $g_j$ $j$

g_{j} = (a_{j} \land b_{j})

$g_j = (a_j \wedge b_j)$

また、はキャリーがから伝播されることを意味します。 $p_j$ $j$ $i$

p_{j} = \underset{k ∣ j < k < i}{⋀} (a_{j} \lor b_{j})

$p_j = \bigwedge_{k\mid j < k < i} (a_j \vee b_j)$

深さを数えると、は深さ2、は深さ3ですは深さ4または5 ように見えますが、深さ3回路の有界ファニン計算なので、深さ3でもあります。 de-Morganの式を使用して上位2レベルを押し下げ、多項式量で回路サイズを拡大します。 $p_j$ $c_i$ $s_i$

— ノーム
ソース

私はかなり自動的に深さ3の場合は、たとえば、あなたが書いている深さの3つの回路をどのように有界ファンインの計算が表示されない

として

、あなたが最初の論理和に深さ3の回路を作ることができます

第二の論理和と深さ3の回路上に、そして

s_{i}

$s_i$

(c_{i} \land \neg (a_{i} \oplus b_{i})) \lor (\neg c_{i} \land (a_{i} \oplus b_{i}))

$(c_i\land\neg(a_i\oplus b_i))\lor(\neg c_i\land(a_i\oplus b_i))$

⋁

$\bigvee$

⋀

$\bigwedge$

c_{i}

$c_i$

⋀

$\bigwedge$

d

$d$

d

$d$

d

$d$

(\forall x_{1} \exists x_{2} \dots Q x_{d} ϕ (x_{1}, \dots, x_{d})) \lor (\forall x_{1} \exists x_{2} \dots Q x_{d} ψ (x_{1}, \dots, x_{d}))

$(\forall x_1\exists x_2\dots Qx_d\phi(x_1,\dots,x_d))\lor(\forall x_1\exists x_2\dots Qx_d\psi(x_1,\dots,x_d))$ as a prenex formula with

d

$d$ quantifier blocks, but you need

d + 1

$d+1$ blocks to express...

— Emil Jeřábek supports Monica

... the formula

(\forall x_{1} \exists x_{2} \dots Q x_{d} ϕ (x_{1}, \dots, x_{d})) \lor (\exists x_{1} \forall x_{2} \dots \bar{Q} x_{d} ϕ (x_{1}, \dots, x_{d}))

$(\forall x_1\exists x_2\dots Qx_d\phi(x_1,\dots,x_d))\lor(\exists x_1\forall x_2\dots \overline Qx_d\phi(x_1,\dots,x_d))$ .

— Emil Jeřábek supports Monica

For an explicit counterexample to the general principle, let

f_{n} (x_{1}, \dots, x_{n})

$f_n(x_1,\dots,x_n)$ be a family of functions computable by

A C_{d}^{0}

$AC^0_d$ circuits with OR on the top requiring super-polynomial depth

d

$d$ circuits with AND on the top (e.g., Sipser functions). Then

x_{0} \oplus f_{n}

$x_0\oplus f_n$ do not have

A C_{d}^{0}

$AC^0_d$ circuits. Assume for contradiction that

C_{n} (x_{0}, \dots, x_{n})

$C_n(x_0,\dots,x_n)$ are such circuits, and that

C_{n}

$C_n$ has OR on the top (the other case is symmetric). By setting

x_{0} = 1

$x_0=1$ , we obtain

A C_{d}^{0}

$AC^0_d$ circuits for

\neg f_{n}

$\neg f_n$ with OR on the top, hence

A C_{d}^{0}

$AC^0_d$ circuits for

f_{n}

$f_n$ with AND on the top, a contradiction.

— Emil Jeřábek supports Monica