タグ付けされた質問 「cpu-pipelines」

l1およびl2キャッシュリクエストが失敗すると仮定すると、メインメモリがアクセスされるまでプロセッサは停止しますか？ 別のスレッドに切り替えるアイデアについて聞いたのですが、もしそうなら、停止したスレッドを起こすのに何が使われますか？

26 computer-architecture  cpu-cache  cpu-pipelines 

lllrrr L ≤ I 、最大（I ⊕ J ）最大（私⊕j）\max{(i\oplus j)}L ≤ I 、J ≤ Rl≤私、j≤rl\le i,\,j\le r ナイーブアルゴリズムは、考えられるすべてのペアを単純にチェックします。たとえば、ルビーでは次のようになります。 def max_xor(l, r) max = 0 (l..r).each do |i| (i..r).each do |j| if (i ^ j > max) max = i ^ j end end end max end 私感私たちはより良い次より行うことができます。この問題のためのより良いアルゴリズムはありますか？

14 algorithms  algorithms  machine-learning  statistics  testing  terminology  asymptotics  landau-notation  reference-request  optimization  scheduling  complexity-theory  time-complexity  lower-bounds  communication-complexity  computational-geometry  computer-architecture  cpu-cache  cpu-pipelines  operating-systems  multi-tasking  algorithms  algorithm-analysis  education  correctness-proof  didactics  algorithms  data-structures  time-complexity  computational-geometry  algorithms  combinatorics  efficiency  partitions  complexity-theory  satisfiability  artificial-intelligence  operating-systems  performance  terminology  computer-architecture 

分岐予測には2つの異なるタイプの状態があることがわかりました。 スーパースカラー実行では、分岐予測が非常に重要であり、フェッチ遅延ではなく実行遅延が主です。 命令パイプラインでは、命令は実際には後で実行されないため、フェッチがさらに問題になります。 これらのうちどれが非常に重要ですか（これらのどれが現在CPUで本当に重要であるかなど）？両方が同等に重要である場合、または2番目の方がより重要である場合、2つの命令パイプライン（おそらく長さの半分）がないのはなぜですか？次に、ブランチに応じて、それらの1つを選択してから、再び人口を開始しますはじめに？

11 cpu-pipelines  computer-architecture 

パイプラインアーキテクチャで構造的危険が発生する比較的簡単な例をいくつか探しています。 私が考えることができる唯一のシナリオは、パイプラインのさまざまな段階（つまり、最初の命令フェッチ段階とその後のメモリ読み取り/書き込み段階）でメモリにアクセスする必要がある場合です。 スーパースカラーなどのより複雑なアーキテクチャーには、より多くの構造上の危険があると思います。命令が実行ユニットにディスパッチされたが、ユニットが使用中であるためにキューに入れられた場合、それは構造的ハザードとして分類されますか？ これがアーキテクチャ固有のものである場合は、MIPSまたは同様のものを想定してください。

8 computer-architecture  cpu-pipelines