タグ付けされた質問 「transient-suppression」

2
「XY」定格の安全コンデンサとは何ですか?
これを理解してください。3つの入力フェーズにまたがる著名な480v、6kW ACサーボドライブでは、EMI抑制のために3つの22mm「XY」クラス10nFキャップが配置されています。また、これらの3つのフェーズから、まったく同じ3つの「XY」キャップがシャーシアースに接続されます。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 今では、「X」定格のキャップは短絡を起こしてヒューズを外すように設計されていることを理解しています。したがって、フェーズでは「X」を使用する必要があります。また、「Y」定格のキャップは、誰も感電しないように開いて開くように設計されています。したがって、「Y」はフェーズからグランドまで使用する必要があります。明らかに、ここで両方を行うことはできません... では、正確に「XY」定格の安全コンデンサとは何ですか? 480vバスでの400 / 500v定格の安全キャップの使用:

3
過電圧保護のためにTVSまたはツェナーダイオードを決定する方法は?
より広範な質問のために、これから特定の回路を除外します。 特定のアプリケーションの過電圧保護のために、ツェナーダイオードを使用するか、過渡電圧サプレッサーを使用するかを決定するときに、どの基準を使用しますか?また、いつ双方向TVSを使用しますか?

3
突入電流を制限する方法は?
USBから給電されるデバイスを設計しています。デバイスは、USB接続にFTDI FT2232チップを使用します。コンピューターからのコマンドにより、FT2232チップは、MOSFETスイッチを介して回路の残りの部分に電力を供給できるようになります。この追加回路の容量は50uF(FPGA + aux stuff)で、同じUSBポートから給電されます。スイッチがオンになった後、この追加の50uFキャパシタンスは、充電されるまで巨大な電流をシンクします。 この突入電流を制限するには、1)電源レールの電圧降下を回避し、2)USB PTCがデバイスの電源を切断しないようにしますか? 突入電流を制限するために、フェライトビーズをMOSFETスイッチと直列に配置するだけで十分ですか?または、電流制限用のチップやスルーレート制御用のチップなど、特別なチップを使用する必要がありますか? 注:すべてのデバイスは3.3Vから給電されます。したがって、LDOが安定した3.3Vを出力するのを妨げない限り、5Vレールの小さな低下は問題になりません。

2
DC過渡保護で使用される双方向ツェナーダイオードは何ですか?
電源レールの両端に2つのツェナーが(互いに向かい合って)配置されているのをよく見ます。なぜ必要なのか分かりません。 たとえば、16Vツェナーダイオードと12V電源レールがある場合、16Vツェナーは16Vを超える過渡電流から電源を保護します。また、バッテリを逆にした場合、-0.7V未満の負のトランジェントも防止されます。 なぜ二ゼナーを反対に置くことはこれを改善するでしょう 同じセットアップに2つの15Vツェナーを配置したとしましょう。これで、電源が約16Vを超える過渡電圧から保護されます(これは問題ありません)。しかし、現在は、電源を-0.7Vではなく-16V未満の負の過渡電流から保護するだけです。なぜ誰もがこれを望んでいるのでしょうか?サプライレールがどの段階でもネガティブになることを望まない! 例:http://cds.linear.com/docs/Datasheet/4359f.pdfの回路例を参照してください

2
このリレー回路でのフライバックダイオードの問題とプルインおよびホールド電流の問題
これは基本的な質問かもしれませんが、私はまだそれに苦労しています。この回路図では、2つのツェナーダイオードD1とD2がリレーコイルL1の両端に背中合わせに接続されています。Q1のBVds = -30V。5.1 Vツェナーの代わりにD1およびD2に15V(Vz = 15V)ツェナーを使用できますか?リレーのターンオフ中にリレーコイルまたは接点が損傷する可能性はありますか?必要に応じて、このリレー(5V DC標準コイル)を使用しています。 また、リレーコイルの定常状態の電流消費を削減するために、回路図の脇にあるRC cktを使用したいと思います。Q1がオンになるとすぐに、充電されていないコンデンサが一時的に完全短絡として表示され、リレーコイルに最大電流が流れ、チャタリングなくリレー接点が閉じます。ただし、コンデンサが充電されると、リレーコイルの両端の電圧と電流が減少します。リレーコイルを流れるすべての電流がR1を流れるポイントまでコンデンサが充電されると、回路は定常状態になります。駆動電圧が除去されるまで、接点は閉じたままです。 このRC cktを配置するのに最適な場所-回路図で「A」または「B」とマークされたセクション。何か違いはありますか?セクションBは、Q1がオフになると、コンデンサC1がR1を介してグランドを介して放電する可能性があるため、私には最良の選択のようです。代わりにセクションAにRC cktを配置すると、C1はどのように放電しますか?ここで何か不足していますか?このRC cktを配置すると副作用がありますか?より良い解決策はありますか? 私が間違っていたり、何かが足りない場合は修正してください。 2012-07-09のUPDATE1: 上記の回路図で、6V DC標準コイル(上記のデータシートを参照)、48.5オームのリレーがあると言います。そしてC1 = 10uFと言う。上の回路図のセクションAにR1C1 cktが配置されていると仮定します。電源は+ 5Vです。 リレーコイルの3V(ホールドオン電圧)の降下の場合、電流は約62mAでなければなりません。コイルを通して。したがって、定常状態でのR1の電圧降下は2Vです。定常状態でリレーコイルを流れる電流が62mAの場合、R1は32.33オームでなければなりません。 また、C1の充電は、定常状態で2V x 10uF = 20uCです。 今では、このデータシート、時間が動作 15msの最悪のケースのように与えられています。上記のデータから、RC = 48.5ohm x 10uF = 0.485 msになります。したがって、Q1がオンになるとすぐに、C1は2.425 msでほぼ完全に充電されます。 ここで、この2.425 msの期間がリレーが接点を閉じるのに十分であることをどのようにして知ることができますか? 同様に、Q1がオフになるとすぐに、逆起電力が生成され、ツェナーD2(Vz = 3.3V)とダイオードD1の電圧降下0.7Vによって3.3Vにクランプされるため、C1両端の電圧は-2V +(-3.3 V-0.7V)= -2V。しかし、C1の充電はまだ20uCです。静電容量は一定であるため、C1の両端の電圧がQ1をオフにした直後に+ 2Vから-2V​​に減少すると、電荷が減少する必要があります。 Q = CV違反ではないですか? この時点で、逆起電力によりリレーコイルを流れる電流は、Q1をオフにする前と同じ方向に62mAになります。 …

2
過渡電圧抑制ダイオードが機能しない
21V DCで動作し、最大3Aの電流が流れる回路があります。サージ耐性テストであるIEC 61000-4-4および61000-4-5規格でテストする必要があります。 私は、ユニットの電源にUL認定のスイッチモード電源を使用しています。電源は実際には21V(約+/- 150V)を超えるサージを放出します。 したがって、サージから保護するために、回路にTVSダイオードSMLJ22CABCT-NDを挿入しました。このダイオードの応答時間は約5ピコ秒です。しかし、サージテストで与えられるパルスは2KVの8/20μsパルスです。これにより、図に示すように電源がサージを出すようになります。画像を見るとわかるように、出力は数マイクロ秒間変化します。 TVSダイオードが高電圧を抑制していないのはなぜですか。この過電圧により回路が損傷しました。 電源回路図を以下に示します。 回路には多くの保護がありません。21Vは別のインターフェースで使用されます。新しい回路基板を設計するのではなく、これに対する修正を見つける必要があります。 IEC 61000-4-5 のテスト回路が標準です。 ライブおよびニュートラル全体で1KV。ライブとアース、ニュートラルとアース全体で2KV(詳細な説明)
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.