4
RISC / CISC命令の実行には何クロックサイクルかかりますか?
よると、デジタルデザインとコンピュータアーキテクチャハリスとハリスによって、以下を含むMIPSプロセッサを実装するにはいくつかの方法があります: シングルサイクルマイクロアーキテクチャは、 1サイクルで全体命令を実行します。(...) マルチサイクルマイクロアーキテクチャの短い一連のサイクルで実行される命令。(...) パイプライン化されたマイクロアーキテクチャは、シングルサイクルマイクロアーキテクチャにパイプライン化を適用します。 アーキテクチャは、多くの場合、RISCまたはCISCに分類されます。RISC対CISCから: RISCプロセッサは、1クロックサイクル内で実行できる単純な命令のみを使用します。 MIPSはRISCアーキテクチャであるため、私は上記の定義に混乱しており、それらの間に何らかの矛盾がないのではないかと考えています。すなわち: RISC命令をより短いサイクル(フェッチ、デコードなど)に分割できる場合、命令全体を実行するのに1クロックサイクルしかかからないと言えるでしょうか。各ステップを実行するのに1クロックサイクルかかりませんか? それはない本当に 1つのRISC命令を実行するために1つのクロックサイクルを取りますか?たとえば、キャッシュミスが発生し、プロセッサが遅いDRAMを待たなければならない場合はどうなりますか?これは、命令の実行をかなり長くするべきではありませんか? 1命令サイクルとは正確には何ですか?1つの命令が完了するのにかかる時間ですか(つまり、1つまたは複数のクロックサイクル)。 1つのCISC命令はクロック/命令サイクルにどれくらいかかりますか?