タグ付けされた質問 「microprocessor」

Z80が正常に動作せず、信号を確認したい。しかし、私はオシロスコープを所有していないので、ピンの方形波をチェックする別の方法を探しています。 基本的に、それが生命の兆候を出力しているかどうかを判断する必要があるだけです。ビット自体には興味がありません。方法はありますか？

8 microprocessor  z80 

アセンブリ言語に取り組んでいるときに質問に遭遇しました。ここに質問があります： ビットP2.2が屋外照明の制御に使用され、ビットP2.5が建物内部の照明の制御に使用されていると仮定します。外光をオンにし、内光をオフにする方法を示します。 与えられた解決策： SETB C ; CY = 1 ORL C, P2.2 ; CY = P2.2 ORed w/ CY MOV P2.2, C ; turn it on if not on CLR C ; CY = 0 ANL C, P2.5 ; CY = P2.5 ANDed w/P2.5 MOV P2.5,C ; turn it off …

8 microprocessor  assembly  8051 

現在は高校3年生で、コンピューター/電気工学、特にマイクロプロセッサーの設計に興味があります。私が読んだチャールズ・ペゾルドによってコードを、そして読み始めているマイクロプロセッサの設計Wikibook（不完全のようです。）読み取ってコードを、私はCPUの背後にある基本的なロジックを理解し、LogiSimに1を構築し始めています。コードの第17章では、構築したいCPUについて詳しく説明していますが、回路には主要なコンポーネント（クロック信号、命令のデコード）がありません。一部のクロック信号はかなり明白なようです（PCは安定したクロック信号を必要とするようです）が、他のクロック信号（RAM値をラッチする方法など）は、よく考えて動作するようにしなければなりませんでした。 単一の入力で加算と減算を切り替える動作アキュムレータを構築できます（ALUとは正確に呼ばれません。L部分がないためだと思います）。これは、計算部分に必要なすべてです。 -ジャンプオペコードが機能するようになったら、コードに乗算と除算を実装できます。私が苦労しているのは、命令のデコードです。いくつかのグーグル検索で、各オペコードを複数のマイクロ命令として解釈する必要があることがわかりましたが、これがどのように機能するのかについて迷っています。現在、私の命令デコーダは、各オペコードごとに単一のバイナリ出力を備えた組み合わせ分析回路です-全部で13です。 コードが機能する方法は、1つの8ビットコード値（私はローエンドバイトのみを使用）と、2つの別々の8ビットアドレス値を組み合わせて、RAMへの16ビットアドレス入力になるように結合することです。値をラッチするために、10bまでカウントしてから00bにリセットする別のカウンターがあります。これは、各ラッチのクロック入力です（3つのラッチには、a、b、cがあります。2番目のクロックは、aが1で、b＆cが0で、bが1で、1＆cが0です。 cは1で、1とbは0で、リセットされます）。しかし、ADD 000Ahなどの命令では、PCは000AHにジャンプします...これはアキュムレータに追加されることになっていますが、実際にはコードラッチにラッチされ、次のオペコードとして解釈され、全体が実行されます。クレイジー。 命令のデコードとクロック信号の実行方法に関するいくつかの大きな情報が不足しているように感じます... LogiSimの.circファイルは次のとおりです。https ：//dl.dropboxusercontent.com/u/61676438/PetzoldMk5/8BitAdder.circ https://dl.dropboxusercontent.com/u/61676438/PetzoldMk5/8BitAdderSubtractor.circ https：// dl.dropboxusercontent.com/u/61676438/PetzoldMk5/8BitInverter.circ https://dl.dropboxusercontent.com/u/61676438/PetzoldMk5/8BitLatch.circ https://dl.dropboxusercontent.com/u/61676438/PetzoldMk5/ ID.circ https://dl.dropboxusercontent.com/u/61676438/PetzoldMk5/PetzoldMk5.circ PetzoldMk5はメインのCPUであり、ライブラリとしてインポートされる他のファイルに依存しています。 オペコード（すべてバイナリ）のリストを次に示します。 Load 0001 Add 0010 Add w/ Carry 0011 Sub 0100 Sub w/ Borrow 0101 Jump 0110 Jump w/ Carry 0111 Jump W/ 0 1000 Jump w/o C 1001 Jump W/o 0 1010 …

8 design  microprocessor  logisim 

比較的単純なFPGAデザイン（アルテラのCyclone IV用）を250 MHzクロックで駆動されるロジックのタイミングに適合させるのに問題があります。これにより、市販のマイクロプロセッサ（Intel Core i7など）が、1桁以上高いクロック周波数でタイミングをどのように満たすのか不思議に思います。 FPGAの250 MHzで苦労しているときに、市販のマイクロプロセッサはどのようにして3.8 GHzでタイミングを満たすことができますか？

8 fpga  microprocessor  timing 

インテルは、一見似たマイクロプロセッサーのファミリーを製造しています。例えば、 コアi5-3320M（2.6 GHzの、3 MBのキャッシュ）、 コアi5-3360M（2.8 GHzの、3 MBのキャッシュ）、および コアi7-3520M（2.9 GHzの、4メガバイトのキャッシュ）。 インテルはこれらの3つのようなプロセッサーを製造していますか 別の製造ライン; 同じ製造ラインで、異なる日に別々の実行で。 同じ行で無差別に実行し、後でのみ-テスト段階で-プロセッサを評価して、評価によってソートし、それに応じてモデル番号を割り当てます。または 他の方法で私は理解できませんか？ オプション1を除いて、これらすべては私にはもっともらしいようですが、私にとってもっともらしいことは、インテルのような会社が実際に部品を製造する方法とはほとんど関係がないかもしれません。 質問はお気軽にどうぞ。私はそのような製造が現代の実践の中でどのように組織化されるかについての基本を学ぶことに最も興味があります。 更新 @Shantamは、検索エンジンで使用するためのより良い単語を与えます： 採点ではなくビニング。 @Shantamの単語で検索すると、Superuser.comで3年前に@nikの興味深いコメントが見つかります。 実際、メーカーは賢いロットです。彼らは自分たちの産物をさまざまなレベルの失敗に「ビン」します。プロセッサインスタンスで部分的に障害が発生したキャッシュは、ゴミ箱に移動するのではなく、「キャッシュが少なく、より安価なバージョン」になる可能性があります。製造で見られる障害の量とそのようなメモリモジュールの表面積で非常にうまく機能します（コア全体が「ワイヤードダウンされて、インスタンスをより低い範囲のプロセッサ-Phenom X3として販売しますか？」）。これには何も問題はなく、オーバークロッカーはそのようなことを喜んで知っています。 オーバークロッカーの角度はこのようになり、プロセッサーが特定の周波数を超えて実行（ヒートアップ）できない場合、より低い周波数ターゲットにビニングされます。あなたはE6300 C2Dを手に入れます（オーバークロッカーはより良い冷却でより高いものに押し上げることができ、おそらくより低い周波数のビンに向かってエラーを起こしたかもしれないメーカーの厳格な「ビニング」ポリシーに幸運を祈ります。

8 microprocessor  manufacturing