だまして


11

一定の深さの回路をだますことに関していくつか質問があります。

  1. 深さdのA C 0回路をだますには、ごとの独立性が必要であることが知られています。ここでnは入力のサイズです。どうすればこれを証明できますか?logO(d)(n)AC0dn
  2. 上記が真であるため、深さdの回路をだます疑似乱数ジェネレーターは必ずシード長l = Ω log dn )を持たなければならないため、R A C 0 = Aを証明できないPRGを介したC 0。私は信じR A C 0を= A C 0は未解決の問題であるため、これはR A Cを証明するためにPRG以外の手法を使用する必要があることを意味しますAC0dl=Ω(logd(n))RAC0=AC0RAC0=?AC0。少なくとも Pの場合、これは奇妙だと思いますか?= B P P、この質問に答えるには、PRGが本質的に唯一の方法であると考えています。RAC0=AC0P=?BPP

ここには本当に基本的なものが欠けていると思います。


1
約1)。Bralogman のブレークスルーにより、ポリログ単位の独立性はをだますのに十分なものですが、なぜそれが必要だと主張するのですか?AC0
アレッサンドロコセンティーノ

実際、1。)の正式な言及を論文などで見たことがあるかどうかはわかりませんが、これは知られていると思います。スコットアーロンソンのコメント29をチェックしてください:scottaaronson.com/blog/

2
正しいステートメントは、k方向の独立性によってAC0をだます場合は、が必要であると思います。PRGがそのようなものであるとは言いません。k=polylog(n)
MCH

1
わかりました、今理にかなっています。別の説明:「PRG以外のランダム化を解除する技術」という表現は意味がありますか?定義上(少なくとも複雑性理論では)PRGは、ランダム化解除に使用するものではありませんか?@AbhishekBhrushundi:ところで、私は質問が好きです。cstheoryでこの種のことを明確にするのは良いことです;-)
アレッサンドロコセンティーノ

回答:


15

1)必要なのは、ごとに独立した分布を生成する1つの方法は、入力をk + 1ビットのブロックに分割し、各ブロックのk + 1 番目のビットをブロック内の他のkビット。明らかに、この分布はkビットのパリティを計算するだけで破ることができます。主張する結果は、深さdの poly(n)回路がlog d 1 nビットでパリティを計算できるという事実から得られます。kk+1(k+1)kkndlogd1n

2)いいえ。1)は、 -wise独立分布の特定の構成についてのみ話している。おそらく、ポリサイズの境界深さ回路を欺くO log n シードジェネレーターがあります(これは、境界深さ回路に対する十分に強い下限からも得られますが、標準の硬度とランダムネスのトレードオフは十分ではありません。http://www.ccs.neu.edu/home/viola/papers/JournalCCC03.pdfのセクション3.2のAgrawalによる論文の議論。kO(logn)


8

AC0(n1)(n1)nϵ

logO(d)nAC0

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.