同じアーキテクチャの新しいプロセッサ用にエンジンを最適化する必要があるのはなぜですか？

新しいプロセッサ世代がリリースされると、ほとんどのWebサイトは、ゲームエンジンとプログラムを新しいハードウェア用に最適化する必要があると報告しています。理由はよくわかりません。通常、プロセッサには、使用する命令セットの種類を定義するアーキテクチャがあります。私たちが最近使用しているのはamd_x86_64です。すべてのプロセッサがこの同じアーキテクチャを使用している場合、プログラムまたはコンパイラを更新する必要があるのはなぜですか？マシンコードの実行を最適化する新しいプロセッサのパイプライン内には確かに機能がありますが、アーキテクチャがそうでない場合にマシンコード自体を変更する必要があるのはなぜですか？

同じアーキテクチャの異なる世代は異なる命令セットを持つことができるためです。

たとえば、ストリーミングSIMD拡張機能はおそらく最もよく知られているx86命令セットですが、x86アーキテクチャが1つしかないにもかかわらず、SSE、SSE2、SSE3、およびSSE4が存在します。

これらの各世代には、特定の操作をより高速に実行できる新しい命令を含めることができます。ゲームに関連する例としては、ドット製品の説明があります。

したがって、ゲームエンジンが前世代のアーキテクチャ用にコンパイルされている場合、これらの新しい命令はサポートされません。同様に、新しい命令のためにエンジンを最適化する必要があるかもしれません。たとえば、SSE4は、構造体配列データで機能するドット積命令をサポートしています。これらの新しい命令を活用できる最適化は、データレイアウトを構造体の配列に変更することです。

Maximusの答えは正しいです、私は物語の別の部分を与えたいだけです：

ハードウェア自体は、新しく導入された命令に関係なく、コーディング方法を変更する必要がある方法で変更されます。

• キャッシュの量を増やしたり減らしたりすると、キャッシュの最適化/キャッシュの無効化の問題について多少なりとも心配する必要があります。キャッシュが多いということは、小さなデータを使用すると、パフォーマンスの問題が発生することなく、データが連続していることを確認することに集中できなくなることを意味します。キャッシュが少ないということは、これが問題になる可能性があることを意味します。また、キャッシュが非常に少ないということは、大規模なデータ構造を使用することを意味します。

• 新しいレベルのキャッシュを使用すると、さらに大きなデータセット（L1、L2、L3、L4）を整理する方法についてさらに考える必要があります。

• コアが増えると、マルチスレッドアプリケーションをどのように改善するか、マルチプロセス環境でアプリケーションをどのように拡張するかを考える必要があります。

• クロックが高速になると、CPUの計算速度をシステムのボトルネックとして考えるよりも、メモリレイテンシについて考える必要があります。

• システム上のFPUの数は、コアあたりの整数ALUの数と一致しなくなる可能性があります（AMDには、このようなアーキテクチャがありました）。

• 操作を計算するのにかかるクロックサイクルの数は、減少または増加しました。

• 使用可能なレジスタの数が変更されました。

これらはすべて、正または負の同じISAを持つ以前のハードウェアの基礎となるアーキテクチャを想定したプログラムに非常に現実的なパフォーマンスの影響を与えます。

新しい命令のサポートなどの大幅な変更を超えて、マイクロプロセッサメーカーはパフォーマンスを向上させるために絶えず設計を変更しており、すべての新しい設計は命令または手法ごとに異なる相対性能を持つことができます。モデルX向けに慎重に最適化されたブランチレスコードをいくつか書いたのかもしれませんが、モデルYには、ブランチレスバージョン以外のコードの予測ミスのペナルティを減らす改善されたブランチ予測機能があります。モデルYは特定のレイテンシの高い命令の並列処理をサポートしているため、その命令の展開されたループによりスループットが向上し、モデルXではシーケンスが短くなりました。

あらゆる問題は多くの方法で解決でき、最適化の観点から見れば、すべてのプログラムはトレードオフとリソース割り当ての連動コレクションです。これらのリソースの可用性またはそれらのリソースに関する特定のコードのコストのわずかな変更でさえ、コードの一部に大幅なパフォーマンスの利点を与えるカスケード効果を持つことができます。アップグレードされたチップは、「より多くのすべての」持っていても、どのくらいより、各事のバランスを振ることができます。