10 MHzのデジタル信号がある場合、ビットエラーを回避するために、ロジックアナライザーでどれだけ速くサンプリングする必要がありますか？プロトコルデコーダー（SPIなど）を接続したい場合、最小サンプルレートは増加しますか？
ナイキストシャノンのサンプリング定理と、10 MHzの方形波が高調波（30 MHz、50 MHzなど）で大きなエネルギーを持っているという事実を知っています。ただし、ロジックアナライザーは、方形波を完全にサンプリングまたは再現して、ロジック1または0であるかどうかを知る必要はありません。ビットエラーやプロトコルデコードエラーを回避するために実際に必要なものを探しています。
Saleae Logic Pro 16を使用しています。
回答:
シャノンナイキストの定理により、最低限のことを行うことができます。信号を読み取るには、その周波数の2倍以上をサンプリングする必要があります。ここでは、20MS / s（毎秒メガサンプル）でサンプリングできます。それにもかかわらず、1周期の2ポイントは非常に少なく、再構築された信号に多くのジッターをもたらします。
ロジックアナライザーは信号クロックを共有しません。これは送信の一般的なケースであり、ほとんどのUART / SPI / I2C / ...インターフェイスと同じようにすることをお勧めします。状態ごとに3ポイントを取得します。これにより、多数決フィルターを使用してEMCノイズをフィルター処理でき、分析時に信号間の大きなスキューを確認できます。10MHz SPIバスのクロックは100ns周期ごとにハイとローの両方になるので、SPI周波数の6倍（60MS / s）でサンプリングする必要があることに注意してください。
60MS / sは論理アナライザーでは一般的であり、これにより、ほとんどのプロトコル（SPIを含む）の（データとクロックの間の）過剰なスキューを検出できます。それにもかかわらず、非対称クロック（tHIGH！= tLOWを使用）では、クロックの最短部分をサンプリングするのに十分な速度でサンプリングする必要があります。クロックが1µsの間HIGHで9µsの間LOWの場合、100kHzの信号が得られますが、3MS / sが必要です。
この回答では、分析する信号のみを考慮しています。EMCの問題については、通常、システムの最高周波数よりも10倍高いサンプリング周波数のアナログスコープを使用しますが、問題はSPIバスをデコードすることであることを考えると、少し高価でトピック外です。