必要に応じてそれ自体を「再配線」できるFPGAはありますか？

たとえば、浮動小数点演算が多数ある場合、整数ユニットの一部の領域を「再配線」して、浮動小数点命令を処理できます。逆の場合も同様です。または、あまり多くの計算はないが、I / Oのニーズが多い場合は、IOをよりよく並列化できます。

私が知っているように、FPGAはブート時にHDLコードをロードしますが、必要に応じて大きなHDLの異なる部分を部分的にリロードすることを可能にすることは本当に不可能ではないようです。

そのようなFPGAはすでに存在しますか？

そのような（ザイリンクス）FPGAはすでに存在しているようです。 https://en.wikipedia.org/wiki/Reconfigurable_computing#Partial_re-configuration

パーシャルリコンフィギュレーションでは、FPGAの一部が引き続き実行され、別の部分が再構成されます。