タグ付けされた質問 「pmos」

4
古いPMOS / NMOSロジックに複数の電圧が必要なのはなぜですか?
古いPMOS / NMOSロジックに+ 5、-5、+ 12ボルトなどの複数の電圧が必要なのはなぜですか?たとえば、古いIntel 8080プロセッサ、古いDRAMなど。 物理/レイアウトレベルの原因に興味があります。これらの追加電圧の目的は何ですか? はい、この質問は35年前に使用されたものに関するものです。

3
NFET 2N7000またはBS170に相当する一般的な小信号PFETはありますか?
数日前、私の設計で小信号PチャネルMOSFETを使用することを検討していましたが、適切な部品が見つかりませんでした。 私が探していた仕様は次のようなものでした: (連続ドレイン電流)私D= − 500 m A私D=−500mAI_D = -500mA (ゲートソース電圧、 5 Vロジックレベルの場合)VG S= − 5 VVGS=−5VV_{GS} = -5V5 V5V5V (ドレイン-ソース間電圧)VD S= − 12 VVDS=−12VV_{DS} = -12V TO-92パッケージで人気のあるP-ChannelのN-Channel 2N7000またはBS170を見つけることを期待していました。それを見つける。SMDパッケージでベンダー固有のPチャネルを見つけることができました。 2N7000またはBS170に人気のある同等物はありますか?そうでない場合は、なぜですか?
12 mosfet  pmos 

2
PチャネルMOSFETハイサイドスイッチ
PチャネルMOSFETハイサイドスイッチの消費電力を削減しようとしています。だから私の質問は: この回路を変更して、負荷が何であってもPチャネルMOSFETが常に「完全オン」(三極管/オームモード)になるように変更する方法はありますか? 編集1:オン/オフメカニズムを無視してください。質問は何とか同じままです。MOSFETの電力消費が最小になるように、負荷に関係なくV(sd)を可能な限り最小(P-MOSFET完全オン/オーミックモード)に保つにはどうすればよいですか。 編集2:切り替えられた信号はDC信号です。基本的に、回路はスイッチボタンを置き換えます。 編集3:電圧スイッチ30V、最大電流スイッチ5A。

1
空乏型PMOSトランジスタはどこにありますか?
学校では、PMOSトランジスタとNMOSトランジスタ、およびエンハンスメントモードとデプレッションモードのトランジスタについて学びました。これが私が理解しているものの短いバージョンです: 拡張とは、チャネルが通常閉じていることを意味します。枯渇とは、チャネルが通常開いていることを意味します。 NMOSは、チャネルが自由電子でできていることを意味します。PMOSは、チャネルがフリーホールでできていることを意味します。 エンハンスメントNMOS:正のゲート電圧は電子を引き付け、チャネルを開きます。 エンハンスメントPMOS:負のゲート電圧はホールを引き付け、チャネルを開きます。 空乏型NMOS:負のゲート電圧が電子を反発し、チャネルを閉じます。 空乏型PMOS:正のゲート電圧がホールを反発し、チャネルを閉じます。 私が生活のための設計作業を始めてから6年が経過し、少なくとも1つの機会に空乏型PMOSトランジスタが欲しかった(または少なくとも欲しかったと思った)。たとえば、電源のブートストラップ回路には良い考えのように思えました。しかし、そのようなデバイスは存在しないようです。 空乏型PMOSトランジスタがないのはなぜですか?それらについての私の理解は欠陥がありますか?彼らは役に立たないのですか?構築できませんか?構築するのに非常に高価なので、他のトランジスタのより安い組み合わせが好まれますか?それとも彼らはそこにいて、私はどこを見ればいいのか分かりませんか?

5
PチャネルMOSFET突入電流制限
私はこの問題の解決策を探すためにEESEとGoogleを数週間探していましたが、有望に思える提案をいくつか見つけましたが、実際の実装は期待に届きませんでした。 電圧低下状態から保護するために、10uFの入力容量を持つボードに電圧レギュレーターがあります。さまざまな理由により、125mAのサイズの電源と直列にヒューズを備えていますが、明確にするために、要件を満たすスローブローバージョンを見つけていません。電源は5ボルトから15ボルトDCまで可能で、おそらく鉛蓄電池です。バッテリーが最初に接続されたとき、突入電流が8usで約8アンペアのピークになり、125mAヒューズが非常に速く溶断します。さて、突入電流を制限する必要があります。大したことないですよね? 私はいくつかの異なるオプションを試しましたが、これは最も有望に思われたものです。 R1とR2は、Vgsを制限してMOSFETへの損傷を防止する分圧器を形成し、コンデンサと一緒にRC遅延を形成して、FETのVgsをゆっくりと増加させ、FETをオーム領域に長時間保持します。完全に理にかなっています。容量が大きい=ターンオンが遅い=突入電流が少ない。 コンデンサーを1uFから4.7uFから10uFに増やした後、私は突入電流が約1.5Apkで2usを超えて底を打ったことに気づいたことを除いて、それはすべて順調です。そのポイントに達した後、C1に追加した容量(最大47uFを試しました)に関係なく、突入電流は1.5Apk未満に低下しません。明らかに、この電流はまだ大きすぎて、一瞬で私のヒューズを飛ばしてしまうでしょう。ヒューズの定格電流を上げることができないので、これを機能させる方法を見つける必要があります。 私の現在の仮説はこれです: CgsとCgdは、MOSFETの固有のゲート-ソースおよびゲート-ドレインキャパシタンスであり、比較的非常に小さい(50pF〜700pF)が、私の理論では、Vinが最初に適用されるとき、それらはパススルーとして機能します。これらの容量を減らすことができないため、それら(特にCgd)は、突入電流を1.5Apk未満に下げることを妨げる制限要因です。 突入電流を制限するために他にどのようなオプションがありますか?ホットスワップアプリケーション用のさまざまなワンチップソリューションを見つけましたが、それらは上記の回路とトポロジーが似ており、同様の欠点があると思います。 Vinは5ボルトまで低くなる可能性があるため、ショットキーダイオードによる逆極性保護を考慮すると、ヒューズの両端の電圧降下、MOSFETのオン抵抗の両端の降下、ケーブルによる降下(かなりlong)このボードを電源に接続すると、私の電圧降下がかなり大きくなります(これが供給される電圧レギュレーターは、適切に調整するために約4.1Vを必要とします)。残念ながら、直列の電流制限抵抗はオプションにはなりません。 私が持っている他の制限はスペースです。約4.5 x 4.5平方ミリメートルで作業します。上記の回路はほとんど適合しないので、さらにコンポーネントを追加することは実際にはオプションではありません。そうでなければ、これは少し簡単に解決できる問題でした。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.