空乏型PMOSトランジスタはどこにありますか?


11

学校では、PMOSトランジスタとNMOSトランジスタ、およびエンハンスメントモードとデプレッションモードのトランジスタについて学びました。これが私が理解しているものの短いバージョンです:

拡張とは、チャネルが通常閉じていることを意味します。枯渇とは、チャネルが通常開いていることを意味します。

NMOSは、チャネルが自由電子でできていることを意味します。PMOSは、チャネルがフリーホールでできていることを意味します。

エンハンスメントNMOS:正のゲート電圧は電子を引き付け、チャネルを開きます。
エンハンスメントPMOS:負のゲート電圧はホールを引き付け、チャネルを開きます。
空乏型NMOS:負のゲート電圧が電子を反発し、チャネルを閉じます。
空乏型PMOS:正のゲート電圧がホールを反発し、チャネルを閉じます。

私が生活のための設計作業を始めてから6年が経過し、少なくとも1つの機会に空乏型PMOSトランジスタが欲しかった(または少なくとも欲しかったと思った)。たとえば、電源のブートストラップ回路には良い考えのように思えました。しかし、そのようなデバイスは存在しないようです。

空乏型PMOSトランジスタがないのはなぜですか?それらについての私の理解は欠陥がありますか?彼らは役に立たないのですか?構築できませんか?構築するのに非常に高価なので、他のトランジスタのより安い組み合わせが好まれますか?それとも彼らはそこにいて、私はどこを見ればいいのか分かりませんか?


彼らは、エンハンスメント・トランジスタよりもちょうど小さいパフォーマンスであり、CMOSは今extablished技術です
clabacchio

GaAsトランジスタでは、空乏モードがエンハンスメントモードよりも一般的であり、現在もそうです。理由を聞かないでください。
テラクラボ

はい、私はそれについて疑問に思いました!誰かがこれにつまずく場合のいくつかの追加情報:Supertexは、いくつかの素晴らしいnチャネルディプリーションモードのmosfetを作成します。それらを使用してください:supertex.com/pdf/misc/d_mode_mosfets_SG_device.pdfアプリケーションノートもあります!

はい、私たちはNMOSについて知っています、問題は具体的にはPMOSの空乏についてです!
フェデリコルッソ

「電力なしの操作:アナログビデオの受け渡し」では、空乏モードトランジスタが役立つ可能性がある特定のアプリケーションについて説明します。
davidcary

回答:


5

ウィキは言う...

デプレッションモードMOSFETでは、デバイスは通常、ゲート-ソース間電圧がゼロのときにオンになります。このようなデバイスは、論理回路の負荷「抵抗器」として使用されます(たとえば、デプレッションロードNMOSロジック)。Nタイプのディプリーションロードデバイスの場合、しきい値電圧は約–3 Vになる可能性があるため、ゲートを3 V負にすることでオフにできます(ドレインは、NMOSのソースよりも正です)。PMOSでは、極性が逆になります。

したがって、ディプリーションモードのPMOSの場合、通常はゼロボルトでオンになりますが、オフにするには、電源電圧よりも高い3V以上のゲートが必要です。その電圧はどこで手に入りますか?それが珍しい理由だと思います。

実際には、パワーMOSFETのハイサイドスイッチまたはローサイドスイッチと呼んでいます。処理コストがほぼ2倍になるため、同じチップでエンハンスメントモードとディプリーションモードを組み合わせないことを好みます。この特許は、いくつかの革新とより良い物理的記述を定義しています。私が覚えているよりも。http://www.google.com/patents/US20100044796

あなたが提案しているものとパフォーマンスが重要な問題ですが、それは可能です。ただし、低ESRになると、MOSFETは電圧制御スイッチのようになり、場合によっては最大ピークで0.6〜2 Vのバイポーラトランジスタとは異なり、ESRは広範囲のDC電圧で変化します。また、MOSFETの場合、負荷とソースのESRを見ると、インピーダンスゲインが50〜100であると考えるのが建設的です。したがって、100:1を使用する場合、1オームのMOSFETを駆動するには100オームのソースが必要であり、10mΩのMOSFETを駆動するには10オームのソースが必要であると考えてください。保守は50:1です。これは、定常状態のゲート電流ではなく、スイッチの遷移期間中にのみ重要です。

一方、バイポーラhFEは劇的に低下するため、パワースイッチで飽和した場合、hFeは10〜20が良いと見なします。

また、遷移中にMOSFETを電荷制御スイッチとして検討するため、高速遷移を行い、転流リンギングまたはブリッジクロスオーバーショーツ。しかし、それはデザインのニーズに依存します。

情報が多すぎないことを願っており、特許はそれがデバイスの物理学の観点からPNタイプの減少と強化のすべてのモードでどのように機能するかを説明しています。


2
〜2Vのスイッチオフポイントを持つディプリーションモードPFETで私が想像できる用途の1つは、スイッチをオン/オフできるデバイスのストレージキャップを排出することです。一部のデバイス(アセンブリ)は、電源が切断されると、VDDが約0.6〜0.8ボルトで長時間留​​まります。そのようなデバイスがプロセッサ入力に接続され、それが「高」であると考えるものを出力すると、プロセッサの電流消費が数十マイクロアンペア増加する可能性があります。そのデバイスが「パワーアップ」されたときに何も引き出さないが、パワーダウンされたときに数百マイクロアンペアを引き出す空乏モードPFETを追加すると役立つ可能性があります。
スーパーキャット2012年

私の主な混乱は、ゲート電圧が参照されているポイントについてだったと思います。ゲートは常にソースを参照しますが、ソースはPMOSの「正」端子であり、NMOSの「負」端子です。空乏型PMOSがシステムの5Vレールの両端にあった場合、それを抑えるにはゲートに6V(システムコモンに対して)が必要です。あなたが言ったように、どこでその電圧を得るのですか?それは私のブートストラップ回路でもまだ機能するはずです。私は、抵抗器/ツェナーを使用して15Vを生成し、出力が24Vのスイッチャーを実行していました。24Vが確立されると、空乏PMOSはツェナーを遮断します。
スティーブンコリングス

さらに検討すると、それでも私が意図したとおりには機能しません。
スティーブンコリング

だから、トニー、あなたの答え(言い訳)は、このトランジスタカテゴリは単に業界では必要ないということです。正しい?
Ale..chenski 2017年

はい、いいえ、はい、新しいデザインです
。DKはまだ
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.