回答:
情報、力、エントロピーについてのより深い哲学的議論をほのめかしていないと思いますが、実際的な側面に興味があるだけです。
簡単に言えば、デジタル回路は入力を測定し、デジタル化し、何らかの処理を実行してから、出力を再び電気信号に変換する必要があります。デジタル回路はアナログ電気信号を直接操作できません。信号変換のため、本質的に余分なレイテンシがあります。
あなたの質問に答えたら、ここで読むのをやめることができます。
より哲学的/物理的な観点から見ると、ほとんどすべての回路で、実際には電気エネルギーを操作しようとはしていません（パワーエレクトロニクスはそうしています）が、情報を操作しようとしています。この場合、技術的には、アナログがデジタルよりも高速であるということはまったくありません。どうして？アナログ信号パスは非直交型の情報処理装置です。完全なオペアンプや完全なバッファなどは存在せず、すべてにフィルタリングまたは除去する必要のある寄生効果があります。特に非常に高速の場合、電圧を確実に伝達するワイヤを構築することでさえ、実際の問題になります。デジタル処理は、情報から電気的側面を切り離します。入力をデジタル化した後、信号は非常に純粋な形式の情報として存在します。
2つの変換ステージでペナルティが課されている場合でも、ADCとDACの間に多くの処理トリックを使用して処理速度を上げ、通常は純粋なアナログシグナルプロセッサのパフォーマンスを大幅に上回ることができます。これの素晴らしい例は、携帯電話のデジタルモデムの革命です。これは、情報処理の理論上の限界（数十pJ /ビットのエネルギー要件）に非常に近い値で動作します。より多くのシリコン面積があり、処理エネルギーが5桁または6桁多いと思います。
2つのクロックサイクルの間に発生するイベントは次のクロックサイクルまで処理できないため、デジタルプロセスは本質的に一定のレイテンシを追加します。クロックサイクルの境界に非常に近いイベントの問題を回避するために、多くの場合、イベントは、それらの2番目のクロックサイクルまで有効になりません（クロックサイクルの境界の前後でイベントが発生したかどうかを迅速に判断しようとすると、クローズコールを安全に決定できたとしても、驚くほど難しいことがよくあります。余分なクロックサイクルを決定することで、作業がずっと簡単になります）。ただし、これは通常、多くのデジタルシステムで見られるレイテンシのごく一部です。
デジタルシステムの遅延の大きな要因は、さまざまな理由で、多くのシステムが小さなデータよりも大きなデータのチャンクをより効率的に処理できるという事実に関連しています。たとえば、プロセッサを88,200回/秒で中断することで44KHzのステレオオーディオデータストリームを記録することは可能ですが、プロセッサが88,200回/秒を実行していることをすべて停止し、すべてのレジスタを保存し、割り込みに切り替える必要があります割り込みの開始と終了はそれぞれ1マイクロ秒しかかかりませんが、システムは有用なことを行うのではなく、割り込みの開始と終了の時間の22％を費やしています。システムが代わりにハードウェアを使用して512サンプル（各チャネルから256）のグループをバッファリングし、各グループの準備ができたときにプロセッサに通知する場合、
チャンネルごとに256サンプルのグループを取得することは、多くの遅延（約6ミリ秒）のようには聞こえない場合があります。さらに、信号が通過する段階のいずれかが任意の種類の可変タイムシェアリングを使用する場合、遅延は可変である可能性があります。リアルタイムのオーディオデータを、他の時間よりも長い遅延のあるチャネルに渡すと、遅延が変化するたびに顕著な「ワーブル」または「ガーブリング」が発生します。それを防ぐために、一部のシステムは、音声データのブロックにキャプチャされた時間を示すタイムスタンプをタグ付けし、それをアナログ形式に変換するデジタルデータの最終受信者に、キャプチャされてから一定の時間が経過するまでそれを保持させます。最終受信者がキャプチャ後1秒まで遅延した場合、旅のさまざまな部分での遅延の変動は、合計が1秒を超えない限り出力に影響しません。送信のランダムな短い遅延が頻繁に発生するが、長い遅延はまれであると考える場合、最終受信者がオーディオを出力する前に遅延を増やすと、可聴な混乱の頻度が減りますが、音がすぐに出ないことも意味しますそうでなければそうでした。
さらに、デジタルシステムはクロックされる傾向があります-実際には、時間の量子化は、デジタルイベントが次のクロックタイムまで伝播しないことを意味します。