マルチコアCPUは非同期調整をどのように実装しますか？

私はコンピュータサイエンスの出身で、非同期回路設計で使用するプロセス計算を勉強したいと考えています。

それで、非同期回路の現在の慣行を見回しています。クロック速度を上げることができないとマルチコアCPUアーキテクチャにつながると言う記事はたくさんあります。ただし、コア間の非同期調整がどのように達成されるかについては、実際には誰も述べていません。

現在のマルチコアCPUが非同期調整をどのように処理するかについて、以下の仮定を確認/修正してください。

1. 各コアには個別のクロック信号があり、互いに同相である必要はありません。そうでなければ、クロック信号の分配の問題は本当に解決されないでしょうか？
2. コアはプログラミングレベルでのみ調整します。つまり、一部のメモリ（RAMまたはレジスタ）でテストと設定を行います。ランデブー回路を使用したハンドシェイクプロトコルのような低レベルのものではありません。

デジタル回路理論では、非同期回路とマルチコアプロセッサという2つの独立した（直交する）アイデアを組み合わせます。

非同期回路：複数のクロックがあり、クロックが非同期である（つまり、一定でなく予測不可能な位相関係がある）回路。

一部の回路は2つのクロックを使用する場合があります（たとえば）が、一方は他方の2による分周にすぎません。クロックの周波数は異なりますが、2つのクロック間に既知の位相関係があるため、これらの回路は非同期ではありません。

非同期クロックの少ないシングルコアCPUと、すべてのコアが同じクロックで実行されているマルチコアCPU（後者は単なる仮想CPUです-実際のマルチコアCPUはすべて、相互に複数のクロックで構成される多くのクロックを持っています）非同期クロックセット）。

非同期回路は、デジタル設計における主要なトピックです。上記の説明は基本的なものです。

マルチコアCPU：高性能を達成するために高度なハードウェアとソフトウェアを使用する、並列接続されたいくつかのマイクロプロセッサ（コア）。

通常の方法では、クロック/電力/実行/その他に関して、コアをできるだけ独立させます。これにより、システムの実際のニーズに合わせて、CPUアクティビティ（消費電力）を（実行時に）動的に調整できます。

あなたが探しているのは、非同期回路ではなく、マルチコアCPUについての説明であるという印象です。

このトピックは、答えに入れることができるものよりはるかに大きく、はるかに大きいです。

ただし、質問への回答は次のとおりです。

1. （私の知る限り）異なるコアで使用されるクロックは、同じソース（複数の場合があります：クリスタル、VCOなど）を持っています。各コア（通常）には、相互に非同期のクロックセットはほとんどありません。各コアには専用のクロックゲーティングおよびスロットリングロジックがあり、コアごとに独立してクロックをオフまたはスローできます。繰り返しますが、コアの並列処理のアルゴリズム的な側面のみに関心がある場合は、クロックについては（今のところ）忘れてください。
2. コアの並列処理の主な側面を示しました。複数のコアを効率的に並列実行するにはどうすればよいですか。このトピックは非常に大きく、ハードウェアとソフトウェアの両方のソリューションが含まれています。HWの観点から見ると、コアは共通メモリを変更し、制御ロジックとステータス信号をシーケンスロジックを使用して交換します。キャッシュの存在により、状況はかなり複雑になります。キャッシュから読み取り、次にコヒーレンシを読み取り、マルチコアシステムのキャッシュから読み取ることをお勧めします。

お役に立てれば。