整流器のLTSpiceシミュレーションが短時間後に遅くなる

LTspiceで次の簡単な回路をセットアップしました。

青はトランスの出力にあり、緑は整流器からの出力です。

コンデンサを含めない場合、これは正常に機能し、シミュレーションは迅速に進みます。ただし、コンデンサを含めると、シミュレーションが数ミリ秒後に非常に遅くなります。画像は、基本的に妥当な速度でシミュレーションを停止するまで表示されます。遅くなる時間はコンデンサの値に依存しているようです

ここで何が起こっているのですか？

注：SPICE設定で「代替」ソルバーを選択することで解決

ソルバーは本質的に微分方程式のシステムを解くもので、これを行うためのさまざまなアルゴリズムがあり、条件（方程式の「剛性」）に応じて、他のアルゴリズムよりもうまくいくものもあります。例：Matlab / Scilab / Octaveさまざまな条件のODEソルバー）

回路によっては、ソルバーはカバーするのに苦労する場合があり、Photonが言うように基本的に減速して停止するまで時間スケールを短縮します（場合によっては、十分に長く放置すると「難しい」部分を完了しますが、しない）。
これは、理想的な容量性/誘導性要素が存在する場合によく発生するため、インダクター（実際にはデフォルトで1m）の直列抵抗とコンデンサーのESRを選択することを常にお勧めします。コンポーネントを右クリックして、これらおよび他の値を設定します（おそらくご存知でしょう）。

もう1つは、電圧源が回路のグランドから浮いているように見えることです。DC経路がないと、変圧器の両端に高い値の抵抗（例：100Meg）を追加すると、SPICEがノード電圧を決定するのが難しくなります。

私があなたの回路について私が気付く最後の事はあなたが「本当の」ダイオードを選択していないことです-これはまた問題を引き起こすかもしれません。右クリックして、利用可能なリストからダイオードを選択します。これを、キャップに適切な値のESRを設定することと組み合わせて（そして、インダクターにはおそらくもう少し）、どちらのソルバーでも機能するようになると思います。

以下の回路は、どちらのソルバーでも正常に機能します（キャップ​​のESRは1m）。

シミュレーション：

シミュレータは一般に、理想的な変圧器からの無限の電流スパイクに苦労しています。また、コンピューターは、結果がゼロで除算され、通常のシミュレーションでの待ち時間を説明する可能性のあるスクリプト化されたエラー回復メカニズムが発生する状況を好まない。

確信が持てない場合は、推測して、有効な現実的なモデルを使用していない限り、Caps、Diodes、Transformersなどの理想的なパーツにいくつかの現実的なRs値を含めてください。

私の義理の息子（T大学のPhD EE教授）は、Rを理想的な部分に含めるように特に指示しない限り、これらのトリックを必要とするシミュレーターを使用したくないことを知っています。シミュレーションでRs = 0からゼロ除算が発生する可能性がある場合について説明する場合は、実際のRsを追加することは学習して使用するのに適していることを説明しません。（私にとって、すべての重要な部分のESR、ESL、および浮遊容量を知ることは、優れた設計者の本質です。）