5 nsパルスの延長

非同期のコンパレータから出力される5 nsのパルス幅Highがあります。このパルスを数えようとしています。現在のマイクロコントローラー（dsPIC33FJ）には、少なくとも10 nsのパルス幅Highの最小仕様を持つ非同期カウンターが搭載されています。

この5 nsパルスをカウンターで読み取れるように延長/延長するためのオプションは何ですか？別のマイクロコントローラーに切り替えたり、より質の高いフロントエンドカウンターを使用したりすることはできますが、代わりにパッシブ/シンプルな回路を使用したいと思います。これは可能ですか？

私がこれまでに研究したこと：

1. 放電によって速度が遅くなることを期待して、出力信号とグランドの間に.1uFのコンデンサを接続しようとしましたが、信号を大きく歪めるだけでした。より低い値を使用できますか？

2. サンプルを調べてICを保持しましたが、検出できる最短の取得時間は約200 nsで、これはアプリケーションには適していません。

74LV123などの再トリガー可能な単安定マルチバイブレーターは、要件を十分に満たします。

• 最小パルス幅は3ボルトで3.0 ns、5ボルトで2.5 nsです。
• 外部R / Cで構成された出力パルス幅、通常470マイクロ秒
• 再トリガー時間45 ns（3ボルト）から40 ns（5ボルト）。

これは標準的なロジックICであり、複雑さはほとんどありません。別のパルスソースをストレッチする必要がある場合に備えて、パッケージには2つの単安定があります。

この部品は、DSOPおよびTSSOPで利用できるため、ブレッドボードと生産オプションがあります。

これが役に立てば幸いです。

以下は、いくつかの条件を備えた単純なポジティブパルスストレッチャーです。

トランジスタのゲインにより出力は急速に上昇しますが、RC時定数（この例では47 ns）に従って減衰してグランドに戻ります。

問題の1つは、BEの電圧降下を許容できない可能性があることです。PIC入力が保証されたHighのためにVddの80％を必要とし、プロセッサが3.3 Vから実行されている場合、OUTが2.6 Vを超えてHighと解釈される必要があります。ただし、INが3.3 Vのロジック信号であり、BEが700 mV降下すると仮定すると、OUTは最初から2.6 Vまでしか上昇しません。

この回路は、PICの最小ロジック高しきい値が低い場合、またはINが高い電圧の場合でも使用可能です。一部の33Fデバイスの一部の入力は5 Vトレラントです。INを5 Vロジック信号に調整し、5 Vトレラント入力を使用できる場合、パルスよりも長い間ラインをハイに保つための時定数に十分なマージンがあります。

パルスのピークで何らかの方法でOUTが3.3 Vになり、PICのロジックHigh入力が2.6 Vになることが保証されている場合、この回路はパルスを約1/2時定数、つまり約24 nsこの例。

どのくらいの頻度で脈拍がありますか？カウンターでは、パルスの代わりに立ち上がりエッジと立ち下がりエッジの両方をカウントできますか？

パルスがそれほど頻繁でない場合は、T-Flip-Flopのクロック入力にパルスを入力します。パルスを取得するたびに、TFF出力が切り替わり、エッジが作成されます。MCUが次のエッジが入る前にエッジを登録する時間があるように、パルスは十分に離れている必要があります。

MCUが立ち上がりエッジと立ち下がりエッジの両方で動作できない場合、2つのカウンター（1つの立ち上がりエッジ、1つの立ち下がりエッジ）を使用するか、2パルスごとにしかカウントできないことを受け入れることもできます。

プログラマブルな遅延線は、あなたが後にしている何をすべき。5 ns〜500 nsの間の5 nsパルスをストレッチします。上記の1つはDigiKeyでは在庫切れですが、データシートは理論を示すのに適しています。在庫があり、希望どおりに動作するLinear の1つです。

これは非常にシンプルなパルスストレッチャーです。NC7SZ58P6Xユニバーサルロジックゲートを使用してORゲートを実装できます。仕様書には、5vで最大伝播遅延4.3nSが示されています。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}