新しいプロジェクトでは2.4GHzトランシーバーを使用します。PCBの材質は厚さ1.6mmのFR-4で、コネクタはSMAです。私の疑問は、50オームのインピーダンスを持つRFトレースについてです。AppCAD 4.0を使用して、以下に示すパラメーターを入力すると、RFトレースからGNDまでの幅= 45milおよびギャップ= 8milで50オームの結果が得られます。また、オンライン計算機でもほぼ同じ結果が得られました。この組み合わせ（45/8ミル）は正しいですか？
レイアウトを改善するには、他に何ができますか？よろしく。
透明なビュー：
編集：これは私の最終的なレイアウトです...
編集：新しい...
回答:
あなたの計算は与えられた値をチェックしますが、FR-4の誘電率は厳密に制御されておらず、メーカー間で4.35から4.7の間で変動する可能性があることを覚えておいてください[1]。トレースの長さが非常に短いため、この変動は大きな影響を与えません（計算機で値を試すことができます）。より要求の厳しいアプリケーションでは、特別な高周波PCB材料（例：Rogers RO4000 [2]）を利用できますが、製造コストがはるかに高くなります。
RFコネクタのGNDピンの穴周辺の熱を無効にすることは有益です。強固な接地接続を行うことにより、リターン電流パスの寄生インダクタンスが減少し、シグナルインテグリティが向上します。
コプレーナ導波路を使用する場合は、導体の下と側面の銅を相互に強く参照する必要があります。つまり、ビアを導体の両側に沿って上面と下面を「ステッチ」して、グランド接続で取り囲みます。これは[3]で説明されています。
ビア間の推奨されるステッチ距離は、最大でλ/ 4にする必要があります。λ/ 10が最適です。2.4GHzの場合、ビア距離は最大3.12cmとなり、1.25cmが推奨されます。したがって、トレース長が長く、周波数が高い場合は、トレース長が非常に短い場合よりもステッチングが重要になります。
[1] https://en.wikipedia.org/wiki/FR-4参照：誘電率誘電率
[2] https://www.rogerscorp.com/documents/726/acs/RO4000-LaminatesData-sheet.pdf
この距離の短さ（波長の1/8未満）の場合、インピーダンス要件は大幅に緩和されます。そのため、この前提は適切ではなく、独自の計算機と一致します。
レイアウトについては、特に誤りはありません。それと他の近くの信号との間を十分に分離しています。信号グランドのすぐ隣にビアがあり、反対側のプレーンのリターン電流に大きな迂回路がありません。 、グランドプレーンビアを使用してボードにショットガンブラストを適切に実行しました。
私が苦労しているのは、デカップリングコンデンサの場所を見つけることだけです。デカップリングキャップは、できる限りピンの近くに配置する必要があります。理想的には、チップと同じ側で、ボードの同じ側にトレースを配置します。それが左中央のペアである場合、私は最低でも下のものの周りを回転させ、おそらくそれらを少しシフトして、チップへの接続をできるだけ短くします。
他の人が言ったことに加えて、
おそらく、DCブロッキングコンデンサのパッド間をアースで埋めたくないでしょう。これはおそらく、グランドへの過剰な静電容量につながり、RF入力のリターンロスを低下させます。
RFコネクタを少し離して、ブロッキングコンデンサをそのすぐ下に配置する必要がないようにすることができます。選択的なウェーブはんだ付け、または大きな脂肪鉄がそこに到達できるようにするには、コネクタの接地脚の周りにかなりのスペースが必要です（サーマルリリーフを取り除いたため、さらに大きくなります）。