電圧レギュレータの奇数PCBレイアウト

ザイリンクスSpartan 3E FPGAを搭載したボードのリバースエンジニアリングを行っており、VCCAUXは2.5ボルトのレギュレーターで駆動されています。以下は、回路のレギ​​ュレータ部分のPCBレイアウトです。

恐ろしいピクセレーションをおaびします。これは、入手可能な機器で得られる最高の解像度でした。とにかく、「LFSB」というラベルの付いたSOT23-5コンポーネントは、Texas Instruments LP3988IMF-2.5線形電圧レギュレータです。ボードレイアウトから以下の回路図をトレースしました。

私の混乱の原因にすでに気づいているかもしれません。2.5ボルトのレギュレータの出力に直接316オームの抵抗を配置した理由がわかりません。それは7.9ミリアンペアの無駄です。これを行う理由を見つけることができないようです。それが設計上の欠陥かどうか、そしてその抵抗は実際にはグランドではなくPGピンに接続されるはずだと思います。ただし、元のPCBをトリプルチェックしましたが、これは間違いなくグランドに接続されており、PGピンは何にも接続されていません。ただし、これがエラーの場合は、抵抗をそこにある銅の接地に接続するのではなく、抵抗の低側に別のトレースを使用した理由を説明します。また、安定した出力を維持するためにレギュレーターに最小負荷が必要かどうかも疑問に思いましたが、このレギュレーターはそうではありません。最小負荷要件はありません。また、FPGAのシーケンス処理のためにVCCAUXをよりゆっくりと立ち上げることを意図している可能性も検討しましたが、データシートを読むとこれは適合しないようです。Spartan3Eの電源投入に関する厳密なシーケンスルールはありません。

誰かが意図的に316オームの抵抗器を2.5Vレギュレータの出力に直接配置する理由を考えることができますか？私はそれが出力コンデンサのブリーダ抵抗かもしれないと考えましたが、その値には低すぎるようです。

編集： おそらく、この追加情報が役立つでしょう。Spartan 3Eのデータシートには、VCCAUX電源の用途が指定されています。

VCCAUX：補助電源電圧。デジタルクロックマネージャー（DCM）、差動ドライバー、専用コンフィギュレーションピン、JTAGインターフェイスを提供します。パワーオンリセット（POR）回路への入力。

動的および静的な負荷調整エラーを減らすために、同じ設計を行っていました。

理由の詳細はデータシートに記載されています。

• 動的負荷調整誤差と入力ステップ調整誤差を確認してください。

• 設計者が念頭に置いた誤差バジェットはどれかしか推測できませんが、すべてのLDOが上記の応答を持っていることはよくありますが、このFET LDOは並外れた低電力とドロップアウト電圧です。

  • 5mVエラー{input step = 0.6V}、1mA ステップ負荷、200mVエラー、150mAステップ負荷*
  • 静的負荷調整エラーの定格は、1mAを超えると0.007％/ mAになります。これは、1 mAを下回ると悪化し、7.6mAのダミー負荷で設計者が満足するまで改善することを意味します。また、上記の動的ステップ負荷調整エラーを改善します。*

この1mAにより、ゲート駆動の立ち上がり/立ち下がり時間が保証され、応答が高速化されます。7.6mAは、これより上のリターンが減少するとさらに良くなります。

• 静的負荷調整エラーは、LDOで使用されるPFETのRdsOnをその内部ループゲインで除算することによってのみ発生します。これは、FETであろうとBJTであろうと、あらゆる電圧レギュレータに当てはまります。ただし、無限ループゲインは、一定の負荷（ESR、C）条件下で安定性エラーまたはリンギングを増加させる可能性があるため、有限です。

怪しい？とんでもない

いくつかの他のコメントですでに示唆されているように、316オームの抵抗がそこに配置され、2.5Vレールがより高い電圧レールからいくらか漏れる場合に電圧レギュレータ回路がいくらかの電流をシンクできるようにします。通常、この漏れにより、レギュレータの出力が遮断されて上昇し、より高い電圧になります。設計者は、許容されるシンク能力と、抵抗器が電圧レギュレータにかける余分な負荷の量との間で設計上のトレードオフを行います。

複雑な半導体デバイスのパワーオンおよびパワーオフシーケンス中にリーク状態が発生する可能性があり、物事をチェックするためにシンク機能が重要になる場合があります。

場合によっては、電圧レギュレータに過電圧ロックアウトと呼ばれる機能があり、出力が上がりすぎるとレギュレータをシャットダウンします。これは、特に複雑なボード上の電圧レギュレータチェーンを制御するためにパワーグッド（PG）インジケータピンが監視されている場合、システムの動作に悪影響を与える可能性があります。電流シンク抵抗は、特定のレールへの少量の漏れによる予期しないシャットダウンを防ぐ役割を果たすことができます。

抵抗が接地されているとは思いません。「リバースエンジニアリングされた」回路に従って、部品と銅の注ぎにラベルを付けました。

R14が接地されている場合、その隣にGNDが流れるとビアが無駄になるのはなぜですか。どのようにそれがグラウンドであるかをテストしましたか？行間だけで話題になりましたか？そのビアを介して接地するLEDがある非常に高い可能性があります。これにより、2.5Vに電力が供給され、赤/黄/緑のLED（4mA）に対して316R付近の抵抗器で問題ないことが視覚的に示されます。これは、DMMを誤読したり、DMMの仕様に依存している場合に、ショートの「表示」を提供します。

https://reference.digilentinc.com/_media/s3e:spartan-3e_sch.pdf これは、Spartan 3Eのリファレンスデザインです。2.5Vレギュレータには2k2の負荷がありますが、3v3にはLEDもあります。これは、ダウンストリームの回路にいくらかの減衰を提供することです