非常に低い周波数でのDDSの精度の問題

人生で初めて、この DDSチップ（AD9850）を使用して、希望の周波数で正弦波を作成します。ここで、ルックアップテーブルコードと希望の周波数をアップロードします。マイクロコントローラー付きのコマンド。そのため、現時点での私の知識は非常に限られています。

今のところ問題はないようですが、問題は非常に低い周波数にあります。1Hzでも0.5Hzでも問題ないようです。しかし、最低でも0.1Hzが必要です。

以下は、マイクロコントローラーを介して0.1をDDS に送信したときのDDSの出力です。

私のコードでは、コマンドをPCからマイクロに文字列として送信し、それをdoubleに変換します。しかし、簡単にするために、私はこのコードを使用していることを確認し、0.1Hzの場合はループにsendFrequency（0.1）を設定しました。

しかし、ご覧のとおり、周期は0.1Hzコマンドの10秒ではなく、約11.5秒です。

私はその問題をうまく説明できればと思います。より正確な結果が得られるように、これを調整または微調整する方法はありますか？または私は正確に生きるべきですか？ところで、データシートでは、このような相対的な不確実性をどこで参照できますか？

正確さではなく、解像度です。

データシートの前面には、125 MHzクロックで0.0291 Hzのチューニング分解能が指定されています。

$0.0291 \approx \dfrac{125\times 10^{6}}{2^{32}}$ Hz（位相アキュムレータは32ビットであるため）

つまり、これは希望する出力周波数の約30％です。これは、チューニングワードのLSBを位相アキュムレータに125MHzで追加した結果です。これは、特定のクロック周波数に対して、チップと、フェーズアキュムレータおよびチューニングワードに選択したビット数に固有のものです。

クロック周波数を下げてみてください。最小値は1MHzなので、分解能を2桁以上、0.1Hzで約+/- 0.23％まで向上させることができます。

$0.23\times 10^{-3} \approx \dfrac{1\times 10^{6}}{2^{32}}$ 1MHzクロックでのHz分解能

残念ながら、最適なパフォーマンスを得るには、他のものを変更する必要があります（特に、これらのモジュールでは通常、7次楕円LCフィルターである出力フィルター）。

たとえば1Hzを超える必要がない場合は、たとえば100Hzのカットオフを持つRCフィルターを既存の出力に追加するだけで、多くの目的でそれを受け入れることができます。

データシートで探しているのは、周波数調整の分解能です。このチップの場合、125 MHzの基準クロック入力に対して0.0291 Hzです。頻度はこの数値の倍数に丸められます。この数は、チップのクロック入力の周波数に基づいています。

たとえば、0.1 Hzは0.0873 Hz（0.0291 * 3）に丸められます。0.0873 Hzの周期は11.5秒で、これが表示されています。

入力クロック周波数が低いほど、低い周波数での精度が高くなります。したがって、低い周波数でより高い精度が必要な場合は、クロック周波数を低くしてください。