一部のCPUは標準セルに実装されていますか、その他はカスタマイズされていますか？

質問をさらに説明すると、チップの機能に応じて、Bluetooth LEなどを使用してCortex-M0を実装しているダイ写真がいくつかあり、次のように表示されます（nRF51822）。

古いCPUでは、次のようなデジタルの「ファジー」ロジックの実装は見られません（AMD386）。

少しグーグルで調べた後、今日のARM実装は標準セルで行われているようです（ダイ上にアモルファス形状を作成）。したがって、最初の図の「ファジー」実装はCortex自体であると言えます。

私は、すべての規則的な形が記憶であり、すべての「手描き」部分がアナログであることを理解しています。過去に、アナログ設計者は、アーキテクチャを定義していたデジタルガイのガイドの下でデジタルパーツを実装していましたか？

私は何が欠けていますか？

いいえ、アナログIC設計者は、デジタルアーキテクトの指示の下でマイクロプロセッサを作成していませんでした。デジタル集積回路の設計者は、トランジスタが実際にどのように動作するかについてかなり多くのことを知る必要があったと言う方が正しいです。

デジタルICの特定の部分をスタンダードセルまたは手書きの回路を使用して作成するかどうかの選択は、単に経済的な問題です。メモリ（キャッシュ、マイクロコードROM、レジスタファイル）などの密集した非常に繰り返しの多い構造の場合、タイル状に並べられるいくつかの基本セルを手作業で作成することに時間をかけることは理にかなっています...結果は同等の回路よりもはるかに小さく、高速でした標準セルから。

ステートマシンや小さなカウンターなどの「ランダムロジック」のブロックは、スタンダードセルとCADツールを使用して作成されました。これらのブロック用に手作りのレイアウトを作成すると、膨大な時間がかかり、ほとんどメリットがありませんでした。代わりに、人々はCADツールとセルライブラリを改善するために働きました。

最初の顕微鏡写真に見られる「あいまいな」外観は、実際には、標準のセルライブラリを使用してデザインを合成する自動配置配線アルゴリズムの結果です。

2番目の画像のAMD386のような古い部品は、これらのアルゴリズムが存在する以前のものです。デザイン全体を手作業で丹念に配置および配線し、より整然とした外観を実現しました。（一方、386で必要とされる相互接続の大きな領域は、レイアウトを生成する単一のプロセスがないため、おそらくPARアルゴリズムによってはるかに効率的なレイアウトが生成される可能性があります。）

これは、AMD386に類似したものがあるという意味ではないことに注意してください。これは完全にデジタルな部分です！最近のチップ設計のアナログコンポーネントは、nRF51822の右下にある円形インダクタのように、他のロジックから間隔を空けなければならない物理的に大きな部品が含まれているため、より「整然」見えます。