競合するPCB Crystalレイアウトの推奨事項

これはこの質問に関連しています。水晶発振器のレイアウトはどうですか？

私はマイクロコントローラー用に12MHzの水晶をレイアウトしようとしています。私は、特に水晶および高周波設計に関するいくつかの推奨事項を読んでいます。

ほとんどの場合、彼らはいくつかの点で同意しているようです：

1. トレースはできるだけ短くしてください。
2. 差動トレースペアをできるだけ同じ長さに近づけます。
3. クリスタルを他のものから隔離します。
4. 水晶の下にグランドプレーンを使用します。
5. 信号線のビアは避けてください。
6. トレース上で直角に曲がらないようにします

これが私の水晶用に現在持っているもののレイアウトです：

赤は上部のPCB銅を表し、青は下部のPCB層を表します（2層設計です）。グリッドは0.25mmです。クリスタル（青の層）の下には完全なグラウンドプレーンがあり、クリスタルを囲むのは、いくつかのビアを使用してボトムグラウンドプレーンに接続されたグラウンドです。クロックピンの隣のピンに接続するトレースは、uCの外部リセット用です。〜5Vに保持する必要があり、グランドに短絡するとリセットがトリガーされます。

まだいくつか質問があります：

1. 負荷コンデンサをICの近くに配置する推奨レイアウトと、それらを遠い側に配置するその他のレイアウトを見てきました。2つの間にどのような違いを期待できますか？また、どちらが推奨されますか（ある場合）？
2. 信号トレースの真下からグランドプレーンを削除する必要がありますか？それが信号線の寄生容量を減らす最良の方法だと思われます。
3. より厚いまたはより薄いトレースをお勧めしますか？現在、10milのトレースがあります。
4. 2つのクロック信号をいつまとめる必要がありますか？私は、uCに向かう前に2本の線が本質的にお互いに向かっている推奨事項と、現在のようにそれらが離れてゆっくりとまとめられている推奨事項を見てきました。

これは良いレイアウトですか？どのように改善できますか？

私がこれまでに読んだソース（これがそれらのほとんどをカバーすることを願っています。

1. 高速レイアウトガイドラインに関するTIの推奨事項
2. AtmelのAVRハードウェア設計の考慮事項
3. 発振器のPCBレイアウトに関するAtmelのベストプラクティス

編集：

ご提案ありがとうございます。レイアウトに次の変更を加えました。

1. uCの下の最下層は5V電源プレーンとして使用され、最上層はローカルグランドプレーンです。グランドプレーンには、グローバルグランドプレーン（下層）への単一のビアがあり、5Vがソースに結合され、2つの間に4.7uFのセラミックコンデンサがあります。ルーティンググランドと電源をはるかに簡単にしました！
2. クリスタルケースのショートを防ぐために、クリスタルの下の上部の接地要素を取り外しました。
3. @RussellMcMahon、ループ領域を最小化することで何を意味するのかわかりません。クリスタルリードをuCに送信する前にまとめた、改訂されたレイアウトをアップロードしました。これはあなたが意味したものですか？
4. 水晶の周りのガードリングループをどのように完成させることができるのか完全にはわかりません（今はフックのようなものです）。2つのビアを実行して（グローバルグランドから分離された）両端を接続するか、部分リングを削除するか、そのままにしておく必要がありますか？
5. クリスタル/キャップの下からグローバルアースを削除する必要がありますか？

配置は問題ありません。

水晶信号トレースのルーティングは問題ありません。

接地が悪い。幸いなことに、実際にそれを改善すると、PCB設計が簡単になります。マイクロコントローラーのリターン電流とクリスタルキャップを流れる電流には、かなりの高周波成分が含まれます。これらはローカルに含まれ、メイングランドプレーンを横切って流れることはできません。それを避けなければ、グランドプレーンはもうありませんが、中央給電パッチアンテナがあります。

マイクロに直接関連付けられているすべてのグラウンドを最上層でまとめます。これには、マイクロのグランドピンとクリスタルキャップのグランド側が含まれます。次に、このネットを1箇所だけでメイングランドプレーンに接続します。このようにして、マイクロおよび水晶によって引き起こされる高周波ループ電流はローカルネット上に留まります。メイングランドプレーンへの接続を流れる唯一の電流は、回路の残りの部分で見られるリターン電流です。

追加のクレジットを得るには、マイクロの電源ネットと同様のものを使用し、2つの単一の給電点を互いに近くに配置し、給電点のマイクロ側の2つの間に10 µF程度のセラミックキャップを配置します。キャップは、マイクロ回路によって生成されるグランド電流への高周波電力の第2レベルのシャントになり、給電点の近接により、他の防御から逃れるもののパッチアンテナの駆動レベルが低下します。

詳細については、https：//electronics.stackexchange.com/a/15143/4512を参照してください。

新しいレイアウトに応じて追加：

これは、高周波ループ電流がメイングランドプレーンに保持されるという点で、明らかに優れています。これにより、ボードからの全体的な放射が減少します。すべてのアンテナは受信機と送信機として対称的に機能するため、外部信号の影響を受けにくくなります。

水晶のキャップからマイクロまでのトレースを太くする必要はありません。害はほとんどありませんが、必ずしも必要ではありません。電流は非常に小さいため、わずか8 milのトレースでも問題ありません。

クリスタルキャップから意図的なアンテナが下がってクリスタルを包み込むようになっていることはあまりわかりません。信号は共振を開始する位置よりかなり下にありますが、RFの送信または受信が意図されていないときに無償アンテナを追加することはお勧めできません。水晶の周りに「ガードリング」を配置しようとしているようですが、その理由を説明していません。近くのdV / dtが非常に高く、結晶の品質が悪い場合を除き、ガードリングが必要な理由はありません。

http://ww1.microchip.com/downloads/en/DeviceDoc/Atmel-8128-Best-Practices-for-the-PCB-の AtmelのアプリケーションノートAVR186「発振器のPCBレイアウトのベストプラクティス」をご覧ください。 Layout-of-Oscillators_ApplicationNote_AVR186.pdf

ICの隣にロードキャップを配置します。ICと水晶の間。XTALI、XTALOトレースは短くしますが、トレースをできる限り離して容量結合を最小限に抑えます。トレースを0.5インチより長くする必要がある場合は、それらの間に接地線を入れて、交差容量をなくします。トレースをすべての面でグランドで囲み、全体の下にグランドプレーンを配置します。

トレースを短くしてください。