なぜ加速度計（および他のMEMSデバイス）がコンポーネントに統合されることがほとんどないのですか？

物事の方向性によって、毎年1つのチップにますます多くの機能が移行します。ただし、これにまったく触れられていないように見えるのは、加速度計やジャイロなどのMEMSデバイスです。

多くのデバイスクラスが実際に加速度計を必要としていますが、STとボッシュによるいくつかの高価な（そして弱い）外れ値を除いて、MEMSをチップに統合することは驚くほどまれに見えます。理由は技術的なものだと思います。

特に、次の質問に興味があります。

1. 何がそんなに珍しいのですか？
2. プロセスの違いはこれに影響を与えますか？
3. 存在するコンポーネントはどのようにこれらの問題を回避しますか？

「なぜ完全なSOCに統合しないのか」という質問の場合は、以下の質問には実際には回答しません。そうしないと：

ここですでに述べた理由に加えて、追加の手順が必要なだけでなく、手順の妥協も必要です。つまり、MEMSパーツは、別のプロセスで作成した場合よりも、CMOSと統合した場合ほど良くはありません（または安価です）。CMOSも専用のCMOSプロセスほど良くありません（たとえば、MEMSパーツの加熱ステップは、CMOSデバイスのドーピングプロファイルに影響を与えます。プラズマエッチング、DRIEなどの多くの切断ステップは、大きなフィールドを使用し、デバイスを損傷するための充電）。ただし、それは行われています。MelexisMLX90807 / MLX90808圧力センサー（ソース）からこの例を取り上げます。

このため、さまざまなプロセスを使用してパッケージ内で接続する方が安くなることがよくあります。以下は、mCube（source）の例です。左上の写真で2つのダイが見えます。ソースによれば、上部ダイはシリコン貫通ビアで下部ダイに接続されています。

ボンドワイヤーを使用して複数のダイ（ソース）を相互接続する例：

コントローラ内にDRAMメモリが見つからないのと同じ理由：これらを作成するプロセスステップは、標準のCMOSプロセスとはあまりにも異なります。

デバイスにOTPのようなものを追加したとしても、追加の4または5プロセスステップを意味し、チップのコストが高くなります。

EEPROMがコスト効率に優れているのか、それともこれらを追加しているのかはわかりません。

1. それらの需要はありません。

2. はい、プロセスは異なります。MEMSは、DRIEやウ​​ェットエッチングなど、通常のICには不要なプロセスステップを使用します。これらのステップを含めると、（非常に）コストがかかります。

3. 既存のコンポーネントはこの問題を回避していません。追加のプロセスステップによる価格の上昇を（うまくいけば）相殺するために十分な需要があるコンポーネントであることを重視しています。

加速度計とジャイロは慣性質量を必要とするため、質量が大きいほどセンサーの感度が高くなります。質量が大きいほど、寸法が高くなります。チップに組み込むと、他の周辺機器よりもコストが増加します。