並列MOSFET

学校に行ったとき、基本的な回路設計などがありました。これは悪い考えだということを学びました。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

電流はこれらの3つのヒューズにほぼ確実に等しく流れないためです。しかし、次のように、並列トランジスタとMOSFETを使用する複数の回路を見てきました。

^{この回路をシミュレートする}

電流はこれらをどのように流れますか？均等に流れることが保証されていますか？それぞれが1 Aの電流を処理できる3つのMOSFETがある場合、MOSFETの1つを揚げることなく3 Aの電流を引き込むことができますか？

MOSFETは少し珍しいですが、それらのいくつかを並列に接続すると、負荷を非常によく共有します。基本的に、トランジスタをオンにすると、各トランジスタのオン抵抗と電流がわずかに異なります。より多くの電流を運ぶものはより多く加熱し、オン抵抗を増加させます。その後、電流を少し再配分します。加熱が発生するほどスイッチングが遅い場合、自然な負荷分散効果が得られます。

現在、自然な負荷分散は完全ではありません。あなたはまだいくらかの不均衡に終わります。どれだけトランジスタが一致するかに依存します。1つのダイ上のいくつかのトランジスタは、個別のトランジスタよりも優れており、同じバッチの同じ年齢のトランジスタ、またはテストされて同様のトランジスタとマッチングされたトランジスタが役立ちます。しかし、非常に大まかな数値として、3つの1A MOSFETで約2.5Aを切り替えられると期待しています。実際の回路では、製造元のデータシートとアプリケーションノートを参照して、推奨事項を確認することをお勧めします。

また、その回路はあなたが望むものではありません。ローサイドスイッチングにN型MOSFETを使用した方が良いでしょう。または、ハイサイドスイッチングに固執する場合は、P型MOSFETを入手してください。また、スイッチが開いているときにゲートがフローティングにならないようにするために、適切に配置された抵抗が必要になります。

MOSFETは、単一デバイススケールでも同等の電流分布に依存していることに注意してください。チャネルがソースとドレインの間の線として表される理論モデルとは異なり、実際のデバイスは最大電流を増やすためにダイ上にチャネル領域を分散する傾向があります。

^{（チャネル領域は六角形のパターンで分布しています。写真はここから取られます）}

チャネルの一部は、並列に接続された個別のMOSFETと考えることができます。説明されている@Jack Bの自然な負荷分散効果により、チャネルの各部の電流分布はほぼ均一です。

国際整流器-アプリケーションノートAN-941- 並列パワーMOSFET

彼らの「概要」（強調を追加）：

• 個々のゲート抵抗を使用して、寄生発振のリスクを排除してください。
• 並列デバイスの熱結合が密であることを確認してください。
• 共通ソースインダクタンスを等化して、動作周波数での総スイッチング損失に大きな影響を与えない値に減らします。
• 浮遊インダクタンスを、最大動作電流で許容可能なオーバーシュートが得られる値に減らします。
• MOSFETのゲートが、できるだけインピーダンスの少ない堅い（電圧）ソースを見ていることを確認してください。
• ゲート駆動回路のツェナーダイオードは、発振を引き起こす可能性があります。必要に応じて、ゲートデカップリング抵抗のドライバー側に配置する必要があります。
• ゲート駆動回路のコンデンサはスイッチングを遅くするため、デバイス間のスイッチングの不均衡が増大し、発振を引き起こす可能性があります。
• 漂遊コンポーネントは、タイトなレイアウトによって最小化され、コンポーネントの対称的な位置と接続のルーティングによって均等化されます。

ほぼ3年後、今これを見つけた人の利益のために...質問は非常によく答えられましたが、ゲートが直接結ばれている場合、寄生発振が問題になる可能性があることも付け加えます。通常、それを防ぐために、ゲートに簡単なRCネットが表示されます。そのようです。

値はかなり低くなる可能性があります。通常470ohm Rsおよび100pF Cs

この問題を調べる最も簡単な方法は、データシートのドレインからソースへの抵抗を調べることだと思います。最悪のケースは、1つのデバイスのオン抵抗が最も低く、残りのデバイスの抵抗が最も高い場合です。各トランジスタに流れる電流の量を計算するのは、単純な並列抵抗の問題です。温度変化やデバイスの経年変化の影響を考慮するためのガードバンドを提供するデバイスを選択するときは、注意してください。