2：1 MUXだけを使用して次の関数をどのように実装しますか？

ブール関数を実装する方法を理解するのに苦労しています。特に、2：1のマルチプレクサと変数Dのみを残差変数として使用する可能性があるためです。

関数は次のとおりです。

$$F(A, B, C, D, E) = \sum ( 6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31)$$

真理値表を作成し、カーノーマップを使用して、関数を次のように最小化しました。

$$F(A, B, C, D, E) = AB + BC + CD \bar{E} + CDE$$

また、A、B、C、Eをセレクターとして、Dを残差変数として16：1 MUXを設計することもできました。

マルチプレクサの仕組みを理解し、既存の実装から真理値表を完全に導き出すことができますが、真理値表、カルノーマップ、および最小化されたSOP関数を取得し、2：1のみを使用して関数を実装する方法を理解していません。残差変数としてのMUXおよびD。

見ればいいのですが、正直な回答を求めているわけではありません。私は説明、アルゴリズム、または自分で実装を思い付くのに役立つ本当に何かにもっと興味があります。

なぜそれがそうであるのか理解せずに、心でそれを実装する方法を学ぶだけでなく、関数と実装の間の接続を視覚化できるようになりたいです。

お時間をいただきありがとうございます！

編集：私は受け入れられた答えを理解し、それが正しい答えですが、2：1マルチプレクサのデータ行に次の入力のみを使用するように要求されました：論理0、論理1および変数D。変数A、 B、Cはセレクターラインとしてのみ使用してください。

以下に示すように、F（A、B、C、D）= AB + BC + CDのVKマップを作成し、そのマップを使用してF（A、B、C）のVKマップを導出しました。

編集：右側のマップの場合、ABC = 000の値は1ではなく0である必要があります。ノートブックからExcelにテーブルをコピーしたときの間違いです。

その後、次のmux実装を作成しました。

マルチプレクサのデザインは、電子書籍から取られました。実装は、それほど効率的ではありませんが、機能します。M（X、Y、Z）= XZ '+ YZの式を使用してマルチプレクサの出力を計算しました。右端のマルチプレクサの出力は次のとおりです。

$$MUX7 = AB\bar{C} + D\bar{B}C + BC$$

さらに別のKarnaughマップを使用すると、上記は、実装に必要な関数であるAB + BC + CDに簡略化されます。

MUXes自体のデザインは、電子書籍から借用したものです。この本では、MUXの左端のレベルのデータ入力は、図に見られるように番号が付けられており、ラベルはF（A、B、C）VKマップセルに相当する10進数を表します。たとえば、セル101（5のバイナリ）を見ると、そのセルの値は、実装内の対応するラベルが付いたMUX入力（この場合は「D」）の入力です。

データ入力ラインにその特定の順序（0、4、2、6、1、5、3、7）でラベルが付けられているのはなぜですか？

それほど複雑ではありませんが、必要な方程式を正しく計算したと想定します（そこで大丈夫だと思います）。まず、2インチMUXの方程式を調べます。

$$\begin{align*} M_2(A,B,S) &= A\cdot \bar{S} + B\cdot S \end{align*}$$

これから、いくつかの有用な結果を得ることができます。

$$\begin{align*} M_2(0,x,y) &= x\cdot y \\ M_2(x,0,y) &= x\cdot\bar{y} \\ M_2(x,y,0) &= x \\ M_2(1,x,y) &= x + \bar{y} \\ M_2(x,1,y) &= x + y \\ M_2(x,y,1) &= y \\ M_2(x,y,x) &= x\cdot y \\ M_2(x,y,y) &= x + y \\ M_2(0,0,x) &= 0 \\ M_2(0,1,x) &= x \\ M_2(1,0,x) &= \bar{x} \\ M_2(1,1,x) &= 1 \end{align*}$$

したがって、次のようになります。

$$\begin{align*} F &= A B + B C + C D \\ x &= A B = M_2(A,B,A) \\ y &= B C = M_2(B,C,B) \\ z &= C D = M_2(C,D,C) \\ \therefore F &= x + y + z \\ F &= M_2(M_2(x,y,y),z,z) \end{align*}$$

つまり、（5）2インチのマルチプレクサが必要になります。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

そこには素晴らしい対称性もあります。気づく？

追加：マルチプレクサデータ入力ソースとして0、1、またはDのみを使用できることについて質問しました。これは、A、B、C、およびDのすべてをマルチプレクサセレクターとして使用できることを意味していると思います。（それ以外の場合、結果は達成できないと思います。）したがって、これは、先に述べた他の有用な結果のいくつかを使用する必要があることを意味します。最も簡単なアイデアは、2つのマルチプレクサを3つ追加することです。

^{この回路をシミュレート}

それをさらに最適化する方法があるかどうかはわかりません。私はすべての可能性を調べたわけではありません。

もう一度編集：はい！OPの新たに追加されたソリューションを使用して、次の2つが流出します。左側は質問の最初の部分に答え、右側は質問の2番目の部分に答えます。

^{この回路をシミュレート}

もう一度編集する：順序は複雑ではありません。それらが属する文字を割り当てるだけです。著者は（A）を3ビットのバイナリ値の上位ビットであると見なしたため、次のいずれかを表します。$0\cdot 2^2=0$ または $1\cdot 2^2=4$; （B）を3ビットのバイナリ値の中間ビットと見なしたため、次のいずれかを表します。$0\cdot 2^1=0$ または $1\cdot 2^1=2$; （C）を3ビットのバイナリ値の下位ビットとするため、次のいずれかを表します。$0\cdot 2^0=0$ または $1\cdot 2^0=1$。さまざまな視点が同じように機能します。しかし、それは彼らが選んだように見えるものです。

そのため、彼らは最初の（左）層から開始し、（A）によって制御される（4）マルチプレクサを配置し、それらのマルチプレクサをABC = "x00"、ABC = "x01"、ABC = "x10"として番号付けすることで精神的に便利なままでした。 、下の方はABC = "x11"です。

さて、一番上のABC = "x00"なので、これは "000" = 0または "100" = 4を受け入れることを意味します。そのため、そのmux（mux1）の「0」入力については、ABC = "000" = 0のテーブルを調べ、テーブルエントリをその「0」サイド入力に配置しました。そのマルチプレクサの「1」入力では、ABC = "100" = 4のテーブルを調べ、そのテーブルエントリを「1」サイド入力に配置しました。（この表は、以前の展開された列を確認することで確認できるように、ボックス内で0になっているため、ここでは正しくありません。）

次のマルチプレクサー（mux2）はABC = "x10"用であり、したがってABC = "010" = 2およびABC = "110" = 6が使用されます。次のマルチプレクサ（mux3）はABC = "x01"のため、ABC = "001" = 1およびABC = "101" = 5を使用します。最後に、最後のマルチプレクサ（mux4）はABC = "x11"のため、ABC = "011" = 3およびABC = "111" = 7を使用します。

mux1（ABC = "x00"）とmux2（ABC = "x10"）の両方が一緒にmux5に供給されます。ここで、Bは0または1の間の変動であることがわかります。そのため、ここでBが接続されています。mux5の出力はABC = "xy0"になります。最初の2ビットはすでにデコードされており、残っているのはC = 0の状況をデコードすることだけです。したがって、mux5の出力は、mux7の「0」入力に行きます。同様に、mux3（ABC = "x01"）とmux4（ABC = "x11"）は一緒にmux6に供給されます。Bもmux6が選択するバリエーションです。mux6の出力は常にC = 1の場合に関連し、それはmux7の「1」入力に供給されます。

残っているのは、mux7がC = 0とC = 1の間で選択することだけです。

2：1マルチプレクサには、インバータ、2つのANDゲート、およびORゲートが含まれています。適切な配線により、ANDゲート、ORゲート、インバーター、およびその他のいくつかの機能として使用できます。実際、FPGAの特定のファミリは、完全にこの概念に基づいています。

これは、2：1マルチプレクサを使用して任意の機能を実現するのに十分なヒントになるはずです。

2入力マルチプレクサには3つの入力（a、b、およびselect）があります。それらのいずれか2つを選択したときにそれが縮退するものを考慮し、もう1つを「0」または「1」に配線接続します。それらのいずれか2つを選択し、3つ目をそれらのいずれかに配線するとどうなるかを検討してください。基本的に、その3つの入力スペースを2つの入力スペースに縮退させる方法はたくさんあります。

それほど手の込んだことをせずに、マルチプレクサによって、デコードされた選択入力に対応する真理値表の行の出力値を明示的に設定できることを理解する必要があります。したがって、4入力マルチプレクサ（したがって2つの選択ビット）を使用すると、入力を適切に配線するだけで、任意の 2入力ブール関数を表すことができます。

さらに、ツリートポロジを作成して選択を適切に配線することにより、3つの2：1マルチプレクサーから4：1のマルチプレクサー、7つの2：1マルチプレクサーから8：1のマルチプレクサーを作成できることも明らかです。必要な入力数を得るのに十分な2：1マルチプレクサーを配置し、出力をペアでダウンストリームの2：1マルチプレクサーに流し込み、単一の出力が得られるようにし、選択した入力の配線方法を検討します。

32行の真理値表があっても16の最小項しかなく、サブツリー全体が無視できるようにグループ化されているため、非表示の変数を使用しても問題はありません。