貧弱なアイダイアグラム、どこから探し始めますか？

100Mbitイーサネットボードをデバッグしようとしていますが、解決しようとしている問題に直面しています。

これは送信ペアのアイダイアグラムです。受信ペアは非常に似ています。これはLAN8700 PHYであり、MIIインターフェイスを事実上無効にしたので、PHYはIDLEコードシーケンスを送信しています。データシートに従って、100Mbit / FDXに強制されます。100Mbit / HDXは同一です。

修正：デザインはLAN8700の内部1.8V電源を使用してVDD_COREネットに電力を供給しています。以前の説明で1.8Vロジック電源とVDD_CORE電源を混同していたに違いありません。高、ゼロ、低レベルは実際にはかなりまともなので、電源ノイズはそれほど高い可能性ではないようです。つまり、目は「押しつぶされ」ていません。違反がすべて非常に良い遷移のように見え、時間的に「ゆがんだ」だけであるという事実は、問題がPHY内のクリスタルまたはクリスタルドライバー/ PLLの電源にあると思います。

アイダイアグラムを実行させた場合（約15分）、マスクの違反を「塗りつぶす」と、画像に表示される白い違反が青いマスクの右側の白いシェブロン（>）の形になります。これは、タイミング誤差が、ランダムな分布であり、正確な量からタイミングを引きずるある種の離散ノイズではなく、ランダムに分布していることを示しています。

PHYが使用しているクリスタルの30ppm仕様は100ppm 802.3仕様の範囲内であり、PHYが指定する50ppm推奨仕様内にもあります。私は水晶が探しているものと一致し、LAN8700がその公称静電容量として指定しているものにかなり近い負荷コンデンサを使用しています。

MIIインターフェイスを無効にする前に、（Linuxのifconfigプログラムで報告されているように）フレーミングエラーが表示されました。リンクを10Mビットに強制してもエラーは発生しません。

私が気付いた非常に奇妙なことの1つは、PHYからMACへのRX_ER（受信エラー）信号でトリガーするようにスコープを設定した場合、フレームエラーがMACレポートに蓄積されても、エラーを通知しないことです。PHYのデータシートを読むと、RX_ERがアサートする状況が実際に非常に少ないことは明らかですが、アイダイアグラムでは、エラーが実際にPHYとMAC。

私はアイダイアグラムの基本を理解していますが、特定のアイパターンマスク違反を可能性のあるソースに変換する経験を共有できることを期待して、より経験豊富なポスターを探しています。

（編集：回路図を追加、VDD_CORE電源ソースを修正）

あなたが目にするアイダイアグラムの問題を潜在的に引き起こす可能性のある多くのものがわかります。「煙る銃」はありませんが、物事を台無しにする可能性のあるいくつかのもの。

RJ-45の未使用ピンと変圧器のセンタータップには、0.01 uFのキャップ（C211、C212、C214、およびC217）があります。それらのキャップをショートすることをお勧めします。ここでのキャップの使用は異常であり、後で問題が発生する可能性がありますが、アイダイアグラムの問題が発生することはほとんどありません。私の知る限りでは、これらの上限を設ける唯一の理由は、誰かが非標準のPower over Ethernetスキームを使用している場合のDCブロッキングスキームとしてです。標準POEはこの保護を必要とせず、POE標準は「古い」ため、非POE標準機器に遭遇することはほとんどありません。

イーサネット終端抵抗のC19およびC25、10 pFキャップを取り外します。これらは小さすぎ、重要なものから遠く離れて使用することはできません。

イーサネット終端抵抗器のC18およびC24、0.01 uFキャップを少なくとも0.1 uFに変更します。4.7 uFを試すこともできます。これらのキャップがデカップリングしている「電源レール」は、かなり安定している必要があり、終端抵抗を流れる電流の量が驚くほど多い可能性があります。L4 / L5が電流を制限しすぎており、キャップがたるみをとっていない場合、データエラーが発生している可能性があります。

C16、C17、C22、およびC23を削除します。イーサネットデータライン上のすべての10 pFキャップ。これらの唯一の理由はEMIフィルタリングであり、デバッグには必要ありません。それらを削除して、他の問題を引き起こしていないことを確認します。必要な場合はいつでも元に戻すことができます。

変圧器のセンタータップのC20およびC21、0.022 uFキャップを少なくとも0.1 uFに変更します。1.0 uFも試してみるとよいでしょう。10オームの抵抗とL4 / L5を考えると、このラインは垂れ下がっている可能性があります。デバッグ用にこれをVCCに短絡することもできます。抵抗器の唯一の理由（そしてより少ない程度でキャップ）は、EMIフィルタリングのためです。PCBを再スピンする場合、L4 / L5を経由する代わりに、10オームの抵抗を直接VDD33に接続する必要があります。10オームの抵抗とL4 / L5は冗長です。VDD33に直接行くことで、終端抵抗へのノイズの注入を防ぐことができ、この領域でのフィルタリングの最適化も容易になります。

VDDIOピンでより多くのキャップが必要になるか、ビーズを短絡させます。このピンは多くのI / Oピンに電力を供給しており、多くの電流が流れます。LCフィルター（ビーズ+ 0.4 uF）が原因で電流が不足している場合は、I / Oピンに多数の同時スイッチングノイズが発生します。実際には、そのビーズでフィルターで除去しているノイズよりも多くのノイズが発生します。このノイズがイーサネット出力に到達する可能性さえあります。

トランスのピン配列が正しいことを確認してください。可能性は低いですが、センタータップと別のピンを交換することは可能です。確認に5分間費やす価値があります。さらに、LAN8700のピン配置も確認してください。

それでも改善されない場合は、25 MHzの金属缶を発振して、水晶を交換してください。私は水晶回路が奇妙なことをするのを見たので、心の平和のためだけにあなたのプロトタイプボードをハックしてclkが安定していることを確認する価値があるなら。

それは私が現時点で見るすべてです。お役に立てれば！

私の2セント：25 MHzに適した水晶発振器を選択するというあなたの推奨に同意します。NSCのDP83865DVHを1ギガビットモードで使用し、長いテストケーブル（「特別な」低品質の5猫および110 m近く）で不安定な状態になったとき、XTALを交換すると大きな違いがありました。サーキットは非常に安定し、そのような「改善」の価格は10セント程度です。