VHDLおよびVerilog用の無料IDE [終了]

VHDLとVerilogの学習に興味があります。それらのための無料のIDEがあるかどうか疑問に思っていましたか？

第一に、ロジックデザインの世界へようこそ。

2つ目は、VHDL / Verilogのデザインフロー（重要な流行語です！）を理解する必要があることです。

1. 加算器など、実装する設計について考えます
2. VHDL / Verilogでデザインを実装する
3. VHDL / Verilogでテストベンチを実装する
4. デザインのシミュレーションにテストベンチを使用します（ステップ2から）
5. これが機能し、シミュレーションが成功した場合、デザインを合成してみてください
6. 地図、場所、ルートなど、他のすべての作業を行う
7. .bitファイルを作成する
8. JTAGを使用してFPGAをプログラムする
9. 利益！（うまくいけば）

ご覧のとおり、これらは多くの手順です。それらの多くは利用可能なオープンソースツールです。無料だとかなり退屈になるので、市場の現状をお見せします。

• ステップ1）で最も重要なのはLibre / openOffice Calc、紙、鉛筆です。大きなFSMがある場合はQfsm
• ステップ2）優れたエディターが必要です。好きなエディターを入手してください。VHDLに特化したものがいくつかありますが、最高のものはsigasiです（これをグーグルで検索する必要があります、スパム防止）。このタスクには、すでに大手ベンダーのIDEのいずれかを使用できますが、私を信頼してください。
• ステップ3）->ステップ2
• ステップ4）いくつかの可能性があります：Xilinx ISim、（Altera）Modelsim、（Lattice）Aldec、GTKWaveと組み合わせたghdl。シミュレーターの数はもっと多いと思いますが、最初はこれで十分でしょう。これらのツールはすべてシミュレータのみですが、完全なIDEを提供します（ghdlを除く）。
• ステップ5）好意的で、FPGAのメーカーが提供するツールを使用します。十分な経験がある場合は、Icarus Verilogも試すことができます。
• ステップ6および7）vendortoolsを使用する以外のチャンスはない
• ステップ8）FPGAベンダーが提供するツールも含め、非常に多くのツールがこれを実行します。私はコマンドラインを使うのが好きなので、あいまいな点滅プログラムを使い続けていますが、vendortoolsも大丈夫です。

私が助けてくれることを願っています

プログラミングIDEまたはテキストエディターは、実際にはハードウェア記述言語で使用できます。まともなものであれば、コンパイル（ターゲットシミュレーションまたはハードウェア）ツールチェーンを起動できるはずです。結果として、何かを達成するための実際の質問は、「無料のHDLコンパイラが利用可能かどうか」です。答えはIcarus Verliog、GHDLなどです。これらをemacsまたは何でもペアにすればよいです。

しかし、多くの人が「IDE」を要求するとき、彼らが意味するのはなめらかで、行く準備ができており、多くの場合、いくつかのコンテキストのヒント/ヘルプがあります。その一般的な答えは、ザイリンクス（ISE）やアルテラ（Quartus）などの主要なFPGA企業が提供する社内ツールセットの限定された「Webバージョン」です。実際に設計をコンパイルしたり、含まれるシミュレーターの（通常、サイズまたは時間制限のある）ライセンスで遊ぶために、それぞれの会社のハードウェアを持っている必要はありません。とはいえ、基本的なFPGAボードを入手するための50〜150ドルは、体験をより「リアル」にし、シミュレーターと実際の回路で起こることの間の驚くべき違いにさらされることがあります。完全に指定することを怠った、

ベストオプション：Siagsi。スタンドアロン、またはEclipseへのプラグインのいずれか（これらは非常によく似ています）。無料版にはコードリファクタリング関数などはありませんが、「VHDL IDE」になります-まさに必要なものです。

現在、ザイリンクスの無料のIDEを使用しています。ここからダウンロードできます（北朝鮮に住んでいない場合など）：http : //www.xilinx.com/support/download/index.htm

現在、「ISE Design Suite」と呼ばれていますが、長年にわたって名前を変更しています。無料ですが、真に大規模な、または非常に最新のザイリンクスFPGAでは使用できません。現在、Spartan6 LX45デザイン、Digilent Atlysボードで使用しています（現在、アカデミアでは200ドル、外部では349ドル）：http ://www.digilentinc.com/Products/Catalog.cfm?NavPath = 2,400＆Cat = 10＆FPGA

もう1つの主要なFPGAベンダーはアルテラです。また、テストボードと "Quartus"と呼ばれる無料のIDEがあります：http : //www.altera.com/products/software/sfw-index.jsp

では、通常の IDEに、あなたは、彼らはあなたを提供するもので立ち往生しています。しかし、でEmacsの24、あなたが持っている奇妙などんな欲求にそれをカスタマイズすることができます！preludeおよびhighlight-indentationモードで使用します。どれだけ純粋に見えるか！

Emacsは正確にはIDEではありませんが、それを作ってみませんか？

• バージョン管理
• 外部コンパイラ、リントツール、シミュレータ、メイクファイルなどを実行するためのホットキー
• コードの折りたたみを追加できます
• 一般的なコードブロックを挿入するためのホットキー
• 自動コメント
• あなたはおそらくすでにそれを持っています！

以下に、いくつかの無料のIDEを示します。

SystemVerilog、Verilog、VHDL、およびその他のHDL

• EDA Playgroundは、WebブラウザベースのIDEであり、構文の強調表示とシミュレーターの選択を備えたエディターを提供します。Webブラウザーから実行されるため、インストールするものは何もありません。小さなプロトタイプには適していますが、大きなプロジェクトには適していません。

SystemVerilogおよびVerilog

• SVEditorはEclipseプラグインです。独自のシミュレータを提供する必要があります。また、一度に1つのファイルにインデックスを付けます。これは、多くの市販のシミュレーターが許可するよりも制限が厳しくなります。インデックス作成用に単一の最上位ファイルを用意することをお勧めします。

実際、RTL設計に使用できる完全なIDEはありません。

最善の策は、vhdlまたはverilog構文プラグインを使用してemacsまたはviを開始し、いくつかのファンクションキーを再マップして、いくつかの基本的なバージョン管理をコンパイル、実行、および実行することです。ベアボーンコード補完はエディターに組み込まれていますが、実際にはVHDL / Verilogに対応していません。

これらはまだここで言及されていないため：

• zamiaCAD、これもオープンソースです:)
• ActiveHDL Student Edition、残念ながら学生のステータスが必要です。

Verilogには、http：//www.verilogeditor.com で入手可能な新しいエディターがあります。これはEclipseに基づいており、現在ベータ版です。

最近、非常に優れたVHDL / Verilogエディター（http://www.vide-software.at）を見つけました。これは、Microsoft Visual Studioのプラグインです。あなたが学生の場合、無料です。それ以外の場合、ライセンスの費用は約30ユーロです。

Visual Studioを知っていて気に入ったら、このプラグインが気に入るでしょう！また、名前の変更、参照の検索、goto定義、コード補完などをサポートしているため、非常に洗練されています。以前に試したほとんどの（無料の）エディターには、これらの機能がありませんでした。