オペアンプ+ mosfet =電流源なぜフィードバック抵抗が必要なのですか？

入力電流の誤差を補償するためにフィードバック抵抗が必要ですか？抵抗R2の選び方

回路ソース

抵抗R2。

この回路、差動入力電圧範囲= +/- 0.6Vのオペアンプを使用できますか？よく分かりません。私は思いません

R2（図では10k R4）は、C1（1nFコンデンサ）と一緒にミラー積分器を形成して、不要な発振を防止します。そしてはい、この回路は時々発振します、主にPCB /ブレッドボードの設計が悪いためです。そして、ここに実際の例があります（ブレッドボードの例）。

ミラー容量なし：

そして、ミラー容量を回路に追加した後：

http://www.ecircuitcenter.com/Circuits_Audio_Amp/Miller_Integrator/Miller_Integrator.htm

編集

今日、私はこの回路をもう一度テストします。結果は次のとおりです。RG= 0オームの場合。RF =ミラー容量回路なしの10kオームは発振します（1mAから1AのI_load）。

しかし、驚き驚き私がRF（10K）抵抗を短くすると、発振は魔法のように消えます（RG = 1Kオームであっても）。

したがって、私の回路の発振の主な原因はフィードバック抵抗であると思われます。オペアンプの入力容量といくつかの寄生容量とともにRFが回路に極（ラグ）を追加し、回路が発振し始めると思います。
私はオペアンプを「はるかに速いもの」（TL071）に変更しました。そして、振動の周波数がはるかに高かった（713kHz）という事実を除いて、結果はほとんど同じでした。

フィードバック抵抗は必要なく、C1も必要ありません。「デザイナー」は回路がそれらなしで発振するという奇妙な認識を持っていると思いますが、そうではありません。

• Q1がゲインを提供する場合、発振が発生します。ソースフォロワーであるため、発振しません。
• Q1が大幅な位相シフトを生成すると発振が発生しますが、これは可能性が高いですが、R1（ゲート抵抗）の値が低く保たれている場合はまだ起こりそうにありません。

実際、R3が存在するため、R1は要件に対して不必要である可能性があります。

以下は、Analog Devicesの回路例です。-

この回路図には2つの抵抗とコンデンサが表示されていません。LM358のように、このアプリケーションに貧弱なオペアンプを使用していた場合（入力オフセット電圧により電流が不正確になるため）、18ページのデータシートに示すように、バイポーラトランジスタの使用を検討する必要があります。

ただし、ゲート抵抗器（または非常に小さい抵抗器）を使用しない場合は、MOSFETで動作すると思います。すべての「エクストラ」なしでMOSFETで使用されているLM358の例はたくさんあります：-

これは、長いケーブルなどの容量性負荷を処理するための標準構成です（標準電流シンク構成内）。

R1 / R2 / C1の目的は、R3と直列に接続されたMOSFETゲート/ソース容量によって提示される容量性負荷からオペアンプ出力を分離することです。

R3がオペアンプの開ループ出力インピーダンス（アンプあたり約1mAの範囲の供給電流で一般的な通常のオペアンプ**の8〜70オーム）と比較して大幅に大きい場合、またはMOSFETの入力容量が小さい場合は不要です。または、オペアンプが大容量または無制限の容量性負荷で動作するように設計されている場合（これらの3つの条件のいずれかに該当する場合）。

R1は負荷を分離し、C1 / R2は2番目のフィードバックパス（別名「ループ内補償」）を提供します。R1がある場合は、C1 / R2が必要です。R1だけでは状況が悪化します。

**低電力オペアンプについては非常に注意する必要があります。多くの場合、100pFを超える容量性負荷を分離することをお勧めします。

$\Omega$

編集 '：特定の状況での値の選択については、このリファレンスを参照してください。R2は、R3よりもかなり高く、オフセットやその他の悪影響を過度に引き起こすほど低くない値にする必要があります。通常は1Kから10Kの範囲で言いますが、非常に低電力または高周波数の場合はそれぞれ高くなるか低くなる可能性があります。

したがって、C1の値を選択します。R2の最小値は次のとおりです。

$R_2 (min) = C_L \frac{R_O + R_1}{C_1}$

したがって、負荷容量がミラー効果を含めて10nFの場合、R1は100オーム、ROは100オーム、C1は100nFとなり、R2（最小）= 20オームになります。したがって、図に示されている回路（私の仮定が妥当である場合）は大幅に過剰に補償されており、必要以上に緩慢に応答します。

C1 = 100pFを選択すると、R2 = 10Kになります。または、1nFと1Kを使用することもできます。

この回路のコンデンサは、回路がオンになったときに電流スパイクを防ぎます。回路がオフのときは完全に放電され、オンになると出力はVCになり、電流はオフになるか、目標より低くなります。オペアンプの負端子は、オペアンプ出力で駆動されます。その後、出力は目標値に達するまで上昇します。

存在しない場合、オペアンプの負端子はグランドになり、オペアンプ出力はゲート容量を100オームで駆動して飽和する可能性があるため、ターゲットよりも高い電圧に増加します。FETがオンになると、オペアンプが飽和状態から回復するときにオーバーシュートが発生する可能性があります。

さて、それは奇妙な回路です。必ずしも悪いとは限りません。

オペアンプの出力は小信号グラウンドであり、R2とC1がローパスフィルターを形成していることがわかります。トランジスタゲートに対して機能するR1は、フィルタのビットとしても機能します。

C1はまた、オペアンプ出力の変化を反転入力に注入するため、制御入力のステップ変化に対する応答を高速化します。これは、オペアンプ出力の応答を遅くする影響があります。

回路の最適化は、とりわけオペアンプの入力インピーダンスに依存します。

興味深いことに、これらすべてが組み合わさって、この回路を、負荷と入力リファレンスの動的な変化に合わせて最適化することができます。