TVSダイオードのレイアウト

ボードに2つのDB37コネクタがあり、最終的にCPLDに接続します。これらの接続/信号はすべてデバイスへの入力です。

ESDから保護するために、私はTVSダイオードESD9C3.3ST5Gを使用しています。私はそのようなボードを持っています：

DB37->ダイオード->プルアップ抵抗-> CPLD。

1Kプルアップは別の目的であり、ESD保護とは関係ありません。私のPCBは4層で、次のスタックアップがあります。

1. 信号
2. 接地
3. 3.3V
4. 信号

ダイオードはビアを使用してグランドに接続します。ビアへのトレースは厚い-CPLDへのトレースよりも厚い。グランドプレーンは、スルーホールパッドとビアを除いて、完全に壊れていません。これは少なくともある程度の穏やかなESDから保護すると思います。しかし、私はさらに何をする必要がありますか？これは商用デバイスではなく、内部で使用されますが、信頼性が必要です。

1. 私が考えたことの1つは、ダイオードとCPLDの間に直列抵抗（22オーム程度）を追加することでした。ただし、CPLDのすべてのピンは入力であるため、すでに高インピーダンスになっています。ESD は TVSダイオードを介してグランドに向かう必要があります。私の仮定は正しいですか？
2. また、ダイオードと並列にコンデンサを追加すると効果があることも確認しました。私の信号は高速ではないので、これはそれらをあまり歪ませないはずです。ただし、74個の信号があるため、これらのキャップのうち74個にする必要があることに注意してください。それで、これらを追加して追加する前に、これに価値があるかどうかを知りたいと思いました。

ここにレイアウトのクローズアップがあります：

最後に、最後の質問-上記は私のボードの入力側について説明したものです。出力は、私がさらに2つのDB37コネクタとCPLDを持っているという意味で似ています。この場合、CPLDのピンは出力です。

レイアウトは次のようになります。CPLD-> MOSFET-> DB37

この場合、ダイオードはありません。ただし、最近読んだように、MOSFETは他のデバイスよりもESDに対してはるかに敏感です。ここにもダイオードを追加する必要がありますか？MOSFETのドレインはDB37に接続されています。このDB37は、前述の入力側DB37に接続されます。

MOSFETがオンの場合、そのドレイン-ソース間の抵抗は非常に低くなります。そのため、これは、反対側のTVSダイオードではなく、ESDパイクが通過する魅力的な経路を証明する可能性があります。ここにもTVSダイオードを追加する必要がありますか？もしそうなら、ああ、72個のダイオード！

入力のTVSは意味があり、レイアウトは適切に見えます。問題は、どの程度のレベルの保護を取得するためにどのくらい行きたいですか？それは確率ゲームです。TVSだけがほとんどのESDイベントを処理する必要があります。

少し遠くに行きたい場合は、TVSとCPLDの間ではなく、TVSの前に各入力と直列に抵抗を配置します。これにより、TVSが動作するための最低保証インピーダンスが得られます。さらに遠ざかるように、TVSの両端に小さな容量を追加します。これにより、非常に速いスパイクのエッジが遅くなり、TVSがスパイクを効果的にキャッチできるようになります。それはどんどん進んでいきますが、複雑さのレベルが上がるごとに、有害なイベントに遭遇する可能性はさらに低くなります。

これらのボードがどのような環境になるか、余分なボードスペースのコスト、および障害のコストを知っているのはあなただけです。