これが私がすることです！多くの優れた本がこの主題について書かれていますが、簡単な箇条書きリストとして、スペース使用のための組み込みシステムに特に焦点を当てています：
一般に、私たちは、防衛、航空、さらには自動車（ブレーキコントローラー、ABS）から何十年にもわたってハードラーニングされた教訓を学んだ高信頼性設計プラクティスの多くを使用しています。これには、フォールトトレランスの方法（n冗長性、フェイルセーフなど）、ソフトウェアとハードウェアの厳密な分析と品質管理、および対象に書かれた多くの標準の遵守が含まれます（特に、従来の宇宙環境）。
特に電子工学にとっては、電離放射線と地球の磁気圏の欠如が大きな問題です。全体的な単純化として、2つのクラスに分けることができます：全電離線量（TID）と単一イベント効果。どちらも、特化したハードウェアに多額の資金を投入することから、はるかに安価な方法で影響を十分に軽減できる賢いソフトウェア/設計ソリューションまで、さまざまな緩和策があります。
TIDはまさにそのように聞こえます。時間の経過とともに、電離放射線による損傷が蓄積し、最終的には半導体が半導体になるのをやめます。効果はプロセスサイズ、構成、およびその他の多くのデバイスレベルの効果に応じて大きく異なりますが、MOSFETのしきい値電圧シフトなどの効果が見られることがあります。非常に強化されたプロセスの中には、非常に高い線量をサポートするために開発されたものがあります。
TIDについての補足として、もちろん放射能の影響は核兵器などの地上での応用にも関係するため、高線量率と低線量率で試験が行われることがよくあります。一部の半導体デバイスは、両方に対して異なる結果を示します。たとえば、私が読んだ論文では、LDOに高線量率と低線量率の両方が適用されていました。1つはBrokawバンドギャップ回路を劣化させ、時間の経過とともに出力電圧を垂下させました。もう1つは、出力トランジスタのベータを低下させ、時間の経過とともに出力電流を減少させました。
シングルイベントの影響は、実際に地球でも観測できます。たとえば、ほとんどの人は、重要なアプリケーションのECC DDRメモリに精通しています。さらに、ほとんどの民間航空機は、高エネルギー中性子が電子回路の誤動作を引き起こす可能性があるほど動作高度が高いため、これを考慮に入れなければなりません。これは一般に「ビットフリップ」と呼ばれる-エネルギー粒子は付与、回路を通って線形エネルギー転送（ビット・アップセット（SEU）を引き起こすのに十分であり得る（LET）のラッチアップ条件をSEL）は、寄生BJT動作、MOSFETゲート破壊（SEGR）、およびバーンアウト（SEB）による高電流引き込みにつながります。システム障害の原因となるすべてのイベントをSEFI（単一イベント機能割り込み）として大まかに分類できます。
具体的には、ラッチアップを呼び出します。ラッチアップには、JESD78に該当する地上仕様がありますが、それらは放射線によるラッチアップ条件向けに設計されていません。メカニズムは2つで似ています-寄生NPN構造は、従来のCMOS構造で通電でき、電源からグランドへの低インピーダンスパスが作成されます。もちろんこれにより、チップ用に設計されたことのないチップの一部に大量の電流が流れます。電流密度のボンドワイヤとダイのさまざまな部分が設計されていることを思い出してください。この状況が改善されない場合、そのチップは激しい死を迎えます。一般的な緩和策は、電源を遮断してラッチアップを取り除くように反応する上流電流センサーです。
ソフトウェアとプロセッサーに関しては、2つの主要な問題に要約します。1つは、揮発性メモリ（レジスタファイル、RAM（SRAM / DRAM）など）を保護することです。PCレジスタがSEUを取得し、突然他の場所にスキップした場合は、残念です。第二に、不揮発性を保護していますメモリ-ソフトウェアが破損して実行できない場合、ソフトウェアは役に立ちません。通常の揮発性保護は、ECC（通常、SECDED）に加えて、エラーの継続的なスクラブです。不揮発性の場合、それははるかに困難です-大量の強化メモリを購入するのは信じられないほど高価であり、NASA / ESAの科学ミッションに悪影響を及ぼします。n冗長性を使用する人もいれば、MRAMやFRAMなどのネイティブに強化されたテクノロジーを使用して（COTS作業ではある程度）、信頼性の高いミッションクリティカルなストレージのためにベンダーに6桁以上の費用を支払う人もいます。
機械的には、少なくともLEO軌道では、45分ごとに太陽と暗闇の間で熱サイクリングを行っています。これは、厳密な打ち上げを乗り切る必要があることに加えて、ロケットの高G 打ち切りを乗り切るために、機械の同僚にも設計された一連の要件があります（その一部はGEVSだと思います）。彼らは印象的な量の分析と打ち上げ前のテストを行って、途中で浮き沈みにならないようにします。アセンブリでは、鉛フリーはんだの使用を避け、すべての電気アセンブリをコンフォーマルコートします。
熱的には、空間には対流はありません。高出力ICの場合、熱伝達の唯一の経路は、放射と伝導です。これらの2つの方法のみを使用してデバイスから熱を効果的に除去するには、興味深いヒートシンク設計を考慮する必要があります。さらに、サーマルチャンバーが必要なだけでなく、真空チャンバーも必要なため、地上でのテストはハードウェアになります。JPLのTVACチャンバーの写真をいくつか示します。
人々が重要な国家安全保障または商業的ニーズをサポートする巨大なGEO / MEO鳥を構築していない「新しい空間」で作業している場合、COTSパーツは多くの場合、地上でのテスト/分析を経て飛行してどのように動くかを確認します。数百ドルのフライト対応の数百クラスの耐性を備えた74xx00クワッドNANDゲートを購入することもできますが、74LVC00または同様の部品のロットをテストして、その性能を確認することもできます。それはすべて、許容できるリスクの量にあります。
私の経歴は、宇宙開発に入る前の自動車、家電、産業用電子機器の設計でした。それで、私の思考プロセスは、「男、私はその素晴らしいモノリシック、低電力、最先端の部分を使用するつもりです！ああ、待ってください-スペース」です。次に、通常、放射の知識（テストまたはプロセス技術に基づく予測のいずれか）に基づいて、放射線耐性コンポーネントまたは放射線硬化コンポーネントの安定化のためのソリューションをどのように離散化および最小化できるかを考えることで置き換えられます。パフォーマンス。