0からVHDLを学習する必要があり、NT / Windowsの代わりにLinuxカーネルで実行するオプションが欲しいのですが、何かヒントはありますか？また、初心者のための優れたVHDLリソースへの優れたリンクにも感謝しています。
回答:
ザイリンクスISEとアルテラQuartus II IDEの両方がLinuxで実行されます。無料でダウンロードできます：
http://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.htm
https://www.altera.com/download/software/quartus-ii-we
Symphony EDAもあります：
合成が不要な場合は、この方が良いかもしれません。それは素晴らしいソフトウェアです。無料版で十分かもしれません。
編集者
デザインを記述したい任意のエディターを使用できますが、私はSigasiを提案します。Sigasi 2.0は、Eclipseベースの強力なエディターであり、自動補完、リファクタリング、コード美化などを提供します。私は過去にVimを頻繁に使用しましたが、Sigasiは本当にパフォーマンスを大幅に向上させました。アカデミックな使用は無料なので、自分の目で確かめることをお勧めします。
シミュレーター
ほとんどのベンダースイートには、ある種のコンパイラが含まれていますが、より単純な代替手段のほうが優れている場合があります。
これらは両方とも、外出先や自宅で問題になる可能性のあるライセンスを必要としないため、便利な素晴らしいツールです。
合成
アルテラ、ザイリンクス、およびアクテルの両方が、実際のターゲットでデザインを実行する場合に使用できるスイートの無料バージョンを提供しています。
この分野で働いている私は、ザイリンクスやアルテラなどの深刻なベンダーがすでにツールのLinuxバージョンを持っていることを簡単に伝えることができます。両方とも、関連モードのemacsと比較してコードエディターとしては見劣りします。
シミュレーションインターフェイスの場合は、ghdl、icarus verilog、またはベリレーターの後に無料のgtkwaveが続きます。おそらくqucs（主にspiceのような回路シミュレータですが、freehdlとicarus verilogを使用してデジタルコンポーネントをシミュレートする）以外のシミュレーション用の便利なインターフェイスは知りません。gtkwaveは多くの場合、分析には十分ですが、データ量はかなり大きくなります。
最終的な合成とFPGAへの配置配線に関しては、現在、非フリーツールに代わる真の代替手段はありません。あなたは適切なフォーマットでビットストリームを持っていたら、プログラミングはあまり制限されている、などのボードのためにORDB2A（私はデザインを助けた）私たちは、次のような無料ツール使用くださいUrJTAGを。ASICを目指している場合、アライアンスは興味深い可能性です。