基本的なロジックコンポーネントからシンプルな8ビットCPUを設計することにいじっています。ALUとレジスタがどのように相互作用するかについてはかなり良い考えを持っていますが、いくつかの改善を使用して感じることができる1つのことは、ラインがメインデータバスに接続することが許可されるときに切り替える方法です。
私の最初の考えは、バスを運転するためにとゲートを使用することでした。ALUのさまざまなラインからの出力はすべて、バスに出力するクワッドANDチップのセットに入る可能性があります。一度に1セットのANDゲートのみが、そのB入力のすべてをHighにプルしてバスに送出します。
不明な点が2つあります。制御ラインを1つだけ入力する必要がある場合、1行あたり8つのフルANDゲートを使用するのは無駄に思えます。この目的により適したより良いチップはありますか?8つのトランジスタでも実現できると思いますが、かなり一般的な(そして安価な)ICを使い続けたいと思います。
このようなソリューションでは、データはバスから一方向にしか流れません。これは問題ですか?他のコントロールラインで、レジスタがバスデータをロードするまで、バスデータのロードを停止しているので、そうは思いません。
このようなバスゲートに使用する標準チップはありますか?