555タイマーブーストコンバーターが仕様を満たしていません

私は最近電源を入れるのに高電圧源（〜150V-200V）を必要とするニキシー管をいじり回しています。

簡単な高電圧発生器を探してみたところ、555タイマーを使用して、170V〜200Vの調整可能で安定化された高電圧出力を得るこの回路が見つかりました。

すべての部品を入手し、ブレッドボードで試作しました。9Vバッテリーを接続し、それが私の顔で爆発しないことを確実に確認した後（たとえば、誤ってキャップを後ろに取り付けた場合）、出力電圧を測定し、負荷なしでトリムポットを調整して、適切な210V出力を得ました最大電圧。

残念ながら、ニキシー管を接続するとすぐに、電圧は約170Vまで低下しました。どれだけの電流が流れているかを正確に測定したところ、構成の効率はわずか15％でした。回路は負荷なしで入力に約100mAを消費します！ニキシー管自体は170Vで約0.8mAを消費し、入力は約120mAを消費します。

スイッチングの非効率性による損失にこれを置いたので（これはブレッドボードに配置しました）、午後はPCBバージョンの作成に費やし、見つけたSMPS PCBレイアウトガイドラインに注意深く従いました。結局、出力コンデンサC4は、250Vがまだ近すぎてカットされているため、定格が400Vのものに置き換えることになりました。指示書で提案されているフィルムキャップの代わりに、セラミックキャップも使用しました。

ただし、効率に大きな違いはありませんでした。

また、出力電圧が入力電圧に比例して変化しているように見えた。9Vでは、負荷で170Vに近い電圧を、負荷で8Vで約140Vを提供します。

だから今、私は何か明白なものを逃したか、このブーストコンバータ回路がちょっとしたことだと思い始めています。言うまでもなく、私はおそらく他のより効率的な設計を検討することになりますが、この回路がこのように動作する理由を発見することにまだ熱心です。

負荷が接続されているときの電圧降下は、555がスイッチングのために十分に長いデューティサイクルを生成していないため、出力に十分な電力が供給されていないという事実で説明できると思います。

入力電圧に比例する変動する出力電圧は、おそらく安定した基準電圧がないことで説明できます。フィードバックループは入力電圧を基準として使用するため、調整された電圧「乗算器」に似ています。

しかし、負荷がない場合、入力から引き出された100mAがどこに行くのかまだわかりません。データシートによると、555タイマーはほとんど電流を消費しません。フィードバック分圧器は確かにその近くに引き寄せません。そのすべての入力電力はどこに行きますか？

tl; drこの回路が機能しない理由を誰かが説明したり理解したりできますか？

MOSFETのゲートを充放電するだけで約2 mAかかります。また、R1で約5 mAを浪費しています。これは、ピン7を通じて約半分の時間で接地されているためです。電圧フィードバック分圧器は、高電圧レールから約1 mAを引き出します。これは、入力で20 mA以上に変換されます。

555を使用して大きなMOSFETを駆動することには問題があります。555の制限された出力電流は、MOSFETがフルオフからフルオンにすばやく切り替わることができないことを意味します。遷移領域で（比較的言えば）多くの時間を費やします。遷移領域では、出力に電力を供給するのではなく、入力電力のかなりの量を消費します。MOSFETの総ゲート電荷は63 nCで、555の最大出力電流は約200 mAです。つまり、ゲートの充電または放電に最低63 nC / 200 mA = 315 nsかかります。CMOS 555を使用している場合、出力電流ははるかに少なくなり、それに応じてスイッチング時間が長くなります。

555とMOSFET（1〜2Aのピーク電流が可能なもの）の間にゲートドライバーチップを追加すると、全体的な効率が著しく向上します。実際のブーストコントローラーチップには、このようなドライバーが組み込まれていることがよくあります。

スイッチモードパワーコンバーターの開発に真剣に取り組んでいる場合は、オシロスコープを入手して、これらの効果を自分で確認する必要があります。

そのレギュレーターの設計も、別の理由でかなり安っぽいです。ブーストモードコンバーターを介した電力は、スイッチングエレメントのデューティサイクルを変化させることによって調整されます。この回路では、トランジスタを使用して555の制御電圧ノードをプルダウンすることにより、フィードバックが作成されます。これにより、上限のスイッチングしきい値が低下します。ただし、555の構成方法により、これはまた、比例して下側のスイッチングしきい値を減らします。これは、出力電圧が上昇するときのデューティサイクルの変化が、通常考えられるよりもはるかに小さいことを意味します。これは出力パルスの周波数に大きな影響を与えますが、これは関係ありません。ここでも、適切なブーストコントローラーチップに切り替えると、この問題が解決します。

ちなみに、回路の「レギュレータ」部分は入力電圧を基準として使用しておらず、Q1のBEジャンクションの順方向電圧を基準として使用しています。

Spehroが指摘するように、スイッチング周波数30 kHzで100 µHのインダクター（公称オン時間= 16 µs）で、9Vのソースは1.44 Aのピーク電流に達します。これは、9Vのバッテリーを完全に乱用しています。 、インダクタとMOSFETの両方でのI ² R損失は言うまでもありません。これは、インダクタの飽和電流にも不快に近く、損失を悪化させるだけです。

そのインダクタは、比較的低いスイッチング周波数と入力電圧に対してかなり小さい値です。使用しているインダクタが数アンペアで飽和しないことを確認してください。

オン時間が20マイクロ秒のオーダーで、インダクターがゼロから開始する場合、数アンペアになります（エンベロープの逆推定）。

（たとえば）周波数を2倍にして（キャップ​​を1nFに減らして）CMOS 555で試してみると、効率が劇的に向上するインダクタを見つけることができると思います。

デイブは回路がいかにうんざりするかについて優れた点（私からの+1）を作り、それは抵抗器、コンデンサーの省略、ダイオードの変更などによってこの回路から派生しているようです。このページでは、回路を電源投入するプロジェクトとして説明ニキシー。http://www.dos4ever.com/flyback/flyback.html

私は同様の回路を実験してきましたが、ここでの主な問題は、単一のニキシーでの0.8mAは、この回路が特に効率的になるには十分な負荷ではないということです：

• 他の人が指摘したように、この555制御回路の「固定コスト」は比較的高く、不可避です。
• しかし、電流を増やしたり、複数のニキシーを駆動したりすると、状況はすぐに良くなります。
• たとえば、0.39mAでIN-14を駆動すると、11％の効率が見られますが、2mAにブーストし、効率は22.2％に上昇します。

覚えておくべきもう1つの要素は、FETのR3 / C3スナバです。

• インダクタのリンギングを低減しますが、出力に意味のある影響は見られないため、おそらくこのアプリケーションでは役に立ちません。
• ただし、効率にはコストが伴います（静電容量に比例）。
• 選択した100pF /2.2kΩの値はおそらく最適です。これはリンギングを大幅に抑制し、たった1〜2％の効率のコストで済みます。しかし、これをノックして30pFにしたり、スナバを完全に除外したりした場合の結果を比較することに興味があるかもしれません。