分割された電源プレーンを横断するトレース

インターネット上のほとんどのソースは、スプリットパワープレーンを介した信号のルーティングとこれを適切に行う方法について説明しています。ここでの主な解決策は、短いリターン電流パスを作成することです。 信号を（電源プレーンではなく）分割された電源プレーンにルーティングすると、信号の整合性に顕著な影響が出るかどうか、対策を講じるべきかどうか疑問に思っています。

私の状況：

4層PCB：

• 最上層：信号
• 内部プレーン：分割されたグランド（アナログ/デジタル）
• 内部プレーン：分割された電源プレーン（この場合、3.3Vデジタルと3.3Vアナログが関連します）
• 最下層：信号

一番下のレイヤーで、デジタルセクションからアナログセクションに向けていくつかのクロック信号をルーティングしています。信号は、デジタルセクションとアナログセクションに分割された電源プレーンを通過します（ギャップは幅0.5mm）。グランドプレーン（デジタルとアナログの間のブリッジ）にしっかりとした電流リターンパスを提供するので、リターン電流は問題になりません。

クロック信号は12MHzをわずかに上回り、トレースの幅は0.2mm、最大長は13.4cmです。トレースは直列抵抗で終端されています。

簡単な答え：

電源またはグランドプレーンのスプリットを通過する信号はすべて不良です。スイッチングレートが高い（および信号エッジが速い）ほど、効果は低下します。

長い答え：

「グランドプレーン（デジタルとアナログの間のブリッジ）にしっかりとした電流リターンパスを提供するので、リターン電流が問題にならない」と言うとき、あなたは問題を理解していないか、または理解していませんあなたの声明。私がこれを言う理由は、あなたが「固体電流リターンパス」を持つことができず、まだ分割面を持つことができるからです。そこには非堅実さがなければなりません。

リターン電流は、信号に最も近い電源またはグランドプレーンに流れます。したがって、あなたの場合、信号が最上層にある場合、リターン電流はグランド層にあります。ただし、信号が最下層にある場合、戻り電流は電力層になります。ほとんどの中高速信号の場合、戻り電流は信号トレースをたどり、最短経路をたどりません。別の言い方をすれば、戻り電流は「ループ領域」を最小化しようとします。

信号が下から上（またはその逆）に切り替わると、戻り電流も切り替わって、デカップリングキャップを流れます。これが、チップから離れすぎて電力に差が出ない場合でも、デカップリングキャップをPCB全体に散布することが重要である理由です。

ループ領域を最小限に抑えることは、シグナルインテグリティ、EMIを最小限に抑え、ESDの影響を低減するために重要です。

信号が電源/グランドプレーンのスプリットを横切った場合、戻り電流は迂回を余儀なくされます。場合によっては、この迂回はループ領域を2倍、または10倍も増加させる可能性があります。これを回避する最も簡単で最良の方法は、スプリットを越えてシグナルを実行しないことです。

一部のボードにはアナログプレーンとデジタルプレーンが混在しているか、システムによっては複数の電源レールがあります。これらの状況で役立つ可能性のあるもののリストを次に示します。

1. クロックやアクティブなデータラインのようなものについては、あなたは本当にスプリットを越えたくありません。いくつかの創造的なPCBルーティングが最適なソリューションですが、場合によっては、分割するのではなく、組み合わせたアナログ/デジタルプレーンのみが必要です。

2. 低速信号、またはほとんどがDCである信号の場合、スプリットを通過できますが、慎重に選択することができます。可能であれば、抵抗とキャップを使用してエッジレートを遅くします。通常、抵抗はスプリットを物理的にブリッジします。

3. 0Ω抵抗器やキャップなどを使用して、2つのプレーン間の信号リターンパスを提供できます。たとえば、信号がスプリットをジャンプする場合、信号の近くの2つのプレーンの間にキャップを追加すると役立ちます。ただし、これがうまく行われないと、そもそもスプリットが存在することによるプラスの効果が無効になる可能性があることに注意してください（つまり、デジタルノイズがアナログプレーンに到達しないようにする）。これにキャップまたは0Ω抵抗を使用することの良いところは、PCBが作成された後にデザインをいじることができることです。いつでも部品を詰めたり詰めたりして、何が起こるかを見ることができます。

多くのPCBデザインには何らかの妥協が伴いますが、絶対に必要な場合以外は妥協しないようにしてください。そうすることで、頭痛が少なくなり、髪の毛が抜けにくくなります。

また、分割によるインピーダンス変化の問題と、それが何を意味するのかについて完全に説明したことを指摘する必要があります。重要ではありますが、ループ領域などを最小限に抑えることほど重要ではありません。また、インピーダンスの変化が信号の整合性にどのように影響するかを理解するよりも、ループ領域を理解する方がはるかに簡単です。

私は縁石にいくつかの従来の知恵を蹴る必要があります。少なくとも私が行ったRFボードでは、アナログとデジタルのグラウンドを分割しないことでパフォーマンスが向上することがわかりました。代わりに、固体グランドプレーンを使用し、単一の統合グランドノードへの低インダクタンス/低抵抗パスを維持するためにグランドを注ぐことは、私が行った製品のタイプ、主に小型（ハンドヘルド）およびRFヘビー（レシーバ） 500 MHz以上の送信機。

トレースのIR電圧降下をマイクロボルト範囲に落とすのにトレース幅をあまり取らないので、通常は電源プレーンを使用しません。そこでグラウンドを使用します。

ちょうど別のアプローチ。

質問するかもしれません-なぜクロック信号がアナログ領域に入るのですか？たぶん、DAC / ADCのデジタル側にデジタルグラウンドをもたらすために、飛行機をゲリマンダーする必要があります（ここで何が起こっているのだと思います）。

クロックはビアを通過しないでください。ビアを使用するときに支払うインダクタンスとキャパシタンスの価格があり、クロック周波数が高くなると最終的には噛み付きます。また、デカップリングキャップを介してクロックの戻り電流を強制します。クロックをすべて1つのレイヤーに保持することは、まさにベストプラクティスです。

これは上記のアドバイスに追加されます。

クロックの速度とそのルーティングに応じて、2つのプレーンの境界にあるデバイスを通過することでメリットが得られると期待されるでしょう。その入力はデジタルプレーンに関連し、その出力はアナログプレーン。クロックが多くの目的で使用されている場合、ADCに実際に関連するクロックパルスのみが境界を通過するように、そこでクロックをゲートすることもできます。

スプリットパワープレーン上でクロックを配線すると、悪影響があります。いくつかの他の人が述べたように、1つの固体グランドプレーンを使用し、アナログとデジタルのルーティングを分割して、それらを分離したままにする方が良いでしょう。クロックがスプリットプレーン（スロットアンテナのように見える）を通過するEMIが心配になるため、クロックラインの直列終端から並列への変更を検討することをお勧めします。

このタイプのセットアップでスプリットプレーンを横断することはできないと言っているわけではありませんが、簡単に定量化できないリスクがあることに注意して理解する必要があります。

レイアウトをそのまま維持する場合は、Analog Devices（またはADCベンダーチップ）などのADC担当者によるアプリノートで、このタイプのスプリットプレーンレイアウトを行うための推奨事項を確認してください。

悲しいことに、電場は電子を押し出して、コンダクタンス（AC信号のサセプタンス）に比例して、考えられるすべてのリターンパスを探索します。

はい、インピーダンスが低いため、一部のパスが優先されます。ただし、他のパスが存在するため、一部の電子はまだ他のパスを使用します。

SkinFrequency（35ミクロン1オンス/フィート^ 2で5MHz）をはるかに超える周波数では、電子は箔を貫通する時間がなく、（ほとんど）片側に留まります。20MHzでは、2つのスキン深度、つまり2 * 8.9dB = 18dBの低減（ほぼ10：1）があります。80MHzでは、4つのSkinDepths、または4 * 8.9dB = 36dBの低減（ほぼ180：1）があります。320MHz（おそらく1ナノ秒のエッジ）では、8つのSkinDepthsまたは8 * 8.9dB = 72dBの低減（30,000：1以上）があります。

フォイルを通過する電子の動きが、攻撃者のトレースとは反対の側にあることに注意してください。飛行機の「静かな」側にはまだI * Rドロップがあります。