フェライトビーズの位置

DAC、ADC、CPLD、およびOpAmpデバイスに追加の電源フィルタリングを使用したいです。で、この質問私は、フェライトビーズのための世界的な場所についてのポイントを得ました。正しく理解できれば、フェライトビーズは、ノイズを発生するデバイスであるかノイズに敏感なデバイスであるかにかかわらず、デバイスの近くに配置する必要があります。一般的な問題でない場合は修正してください。バイパスキャップ回路の前または内部にビーズが配置されている回路図の例をいくつか見ました。

写真への注意：電源はVin、チップはVoutです

上記の2つのアプローチには大きな違いがありますか？

デカップリングコンデンサに関する情報を調査しており、TIのフェライトビーズに関する情報に出会いました。。

フェライトビーズは、回路設計の武器として非常に便利なツールです。ただし、これらはすべての回路電源レールにとって良いアイデアではありません。フェライトビーズは、高周波で抵抗を上げることにより、高周波過渡現象を効果的に吸収します。これにより、電源ノイズが敏感な回路セクションに到達するのを防ぐのに非常に優れていますが、メインのデジタル電源にとって非常に悪い考えにもなります。

それらを使用する場合：

コンポジットビデオやPLLなどのアナログ回路セクションと直列の電源トレースで使用します。これらのビーズは、高ノイズ過渡時に電力の流れを効果的に遮断し、下流にあるデカップリングコンデンサからのみ電力を引き出すことができます。これにより、敏感な回路部分のノイズが大幅に削減されます。

それらの使用方法：

フェライトビーズは、接地する2つのコンデンサの間に使用する必要があります。これによりPiフィルターが形成され、電源へのノイズ量が大幅に削減されます。実際には、チップ側のコンデンサは、できるだけチップ供給ボールの近くに配置する必要があります。フェライトビーズの配置と入力コンデンサの配置はそれほど重要ではありません。

Piフィルターを形成するための2つのコンデンサーの余地がない場合、次に最適なのは入力コンデンサーを削除することです。チップ側のコンデンサは常にそこになければなりません。これはとても重要です。そうしないと、フェライトビーズが高周波抵抗を増加させるため、チップ側に局所電力が蓄積されるため、状況が改善される代わりに悪化する可能性があります。したがって、チップに高いピークパワーパルスを得る必要があります。

それらを使用しない場合：

上記のフェライト特性は、電力を均等かつ一貫して消費する回路セクションには非常に便利ですが、同じ特性により、デジタル電力セクションには適していません。デジタルプロセッサには高いピーク電流が必要です。これは、スイッチングするほとんどの内部トランジスタが各クロックエッジでスイッチングするため、すべての要求が同時に発生するためです。フェライトビーズ（定義上）では、デジタルプロセッサロジックに必要な高いランプレートで電力が流れることはありません。これが、アナログ（PLLなど）電源のノイズフィルタリングに最適な理由です。

デジタルシステムのすべての電力需要は瞬時（高周波数）であるため、ゆっくりと安定した需要ではなく、ピーク時にフェライトビーズがデジタル電源をブロックします。理論的には、ビーズのプロセッサ側のバイパスコンデンサがピーク電流を供給し、ピークが終わった後にフェライトが充電されるまでフェライトによって生じたギャップを埋めますが、実際には最高のコンデンサでもインピーダンスが高すぎますプロセッサに十分なピーク電力を供給するために約200 MHzを超えます。フェライトのないシステムでは、平面キャパシタンスがこのギャップを埋めるのに役立ちますが、フェライトを使用すると、プレーンと電源ピンの間に挿入されるため、平面キャパシタンスの利点が失われます。これにより、プロセッサが最も必要とする期間中に瞬間的な大きな電圧降下が発生し、すぐにクラッシュしない場合、論理エラーと奇妙な動作を引き起こします。これは、システムに必要な場合（EMIの低減など）、適切な設計によって回避できますが、これはこのノートの範囲外です。

スイッチング電流スペクトルがどのように見えるかを調べる必要があると思います。デジタル回路に大きな過渡電流が必要な場合、フェライトビーズを使用しないでください。

現在、フェライトビーズは特定の非常に特殊なアプリケーションで有用であると考えていますが、電力供給ネットワークを調べることで解決する必要がある問題が発生した場合、ほとんどの場合、バンドエイドとして自由に使用されます。

いくつかのグラフやその他のデータを見るのはいいことですが、ここでTIから読んだものはもっともらしいようです。あなたはそれについてどう思いますか？

私のボードには、ADM660などの電圧ダブラー/インバーターと、EMミラーを駆動するために2つの位相がずれた5kHz 5V TTlsを生成するマイクロコントローラーが含まれます。ヘッドフォンのワイヤーがボードに触れると、ヘッドフォンのリンギングが聞こえます。したがって、このようなノイズは、ボード上にある他のADC、DAC、オペアンプ、CPLDに影響すると思います。各電源ラインにフェライトビーズを配置すると良いと思いました。また、10MHzの方形波TTLに最適なフェライトビーズのタイプは何ですか？

このドキュメントを読むことをお勧めします。以下に記したいくつかの重要な点：-

まとめ-フェライトビーズは30 MHz以上で実際に使用されるようになるため、フェライトビーズを使用しないことをお勧めします。

基本的に、あなたが解決しようとしている問題のいくつかは、「インダクタ」アリーナに残しておくのが最善であると思いますが、フェライトビーズを使用することで、10MHzのsq波（そしてより重要なのは高調波）に対処できるかもしれません。

ただし、一般的には、すべてのチップ電源でグラウンドプレーンを使用し、その後非常に良好なコンデンサデカップリングを使用し、脆弱な場所（1Ωから10Ω）に電力を供給する小さな抵抗を使用できる場合はアドバイスします。これがうまくいかない場合は、インダクタを挿入する前に、そして確実にフェライトビーズを検討する前に、接地とデカップリングを改善する理由を知りたいと思います。

私はSpehroに同意しません-右の画像のほうがはるかに良い、つまり共鳴が少ないです。左側の回路には「反共振」が見られます-100MHzの範囲の特定の周波数では、10uFのコンデンサはインダクタのように見え始めますが、0.1uFのコンデンサはコンデンサのように見え、それらのペアを動作させますLCタンク回路のように。その周波数の周りでは、このタンク回路は電流をシンクまたはソースせず、むしろマウスウォッシュのように前後に動かします。そのため、2つのキャップは非常に高いインピーダンスを持ち、デカップリングには役に立たなくなります。

非常に広い経験則として、2つのセラミックを使用するのは悪い考えです静電容量が大きく異なるキャップを同じレールに配置し、他の中間値も設定しないです。（たとえば、.1uF、.68uF、2.2uF、および10uFをすべて同じレールに配置できますが、.1uFと10uFだけがある場合は問題が発生する可能性があります。）

右の図では、不整合コンデンサ間にフェライトがあり、LCタンク回路を抵抗で減衰させています（フェライトは100MHz以上の抵抗であり、誘導性ではないため）。これにより、キャップが互いに干渉しなくなります。

別の解決策は、組み込みのESR抵抗によりタンク回路も減衰するため、10uFにタンタルまたは電解キャップを使用することです（ただし、このようなキャップは高周波ノイズのフィルタリングには役に立ちません）。

村田の非常に便利なアプリケーションノートからこれらすべてを取得しています。

デカップリングに使用されるフェライト、インダクタ、およびキャップの素晴らしい組み合わせがたくさんあります。

両方のセットアップが機能する場合があります。どちらが優れているかは、コンデンサの値、ESL、および下流の電力供給ネットワークによって決まります。

左側のセットアップでは、PDNは低周波数で低インピーダンスパスを提供する必要があります。これは、このセットアップが機能するための要件です。

2つのコンデンサを並列接続することの潜在的な利点は、より広い範囲で電力インピーダンスが低いことです（0.1 uFと10 uFが異なる周波数範囲をカバーすると仮定します）。2つのコンデンサの悪名高い反共振については、インピーダンス周波数曲線を見てください。発生する状況は、1つのコンデンサがまだコンデンサであり、別のコンデンサがインダクタである場合です。これはそうではないはずです。したがって、Spehroが提供する答えも理にかなっています。

適切なセットアップについては、それも動作する可能性があります。しかし、ビーズが閉じているときにC1だけが電力を供給することに注意してください。その責任は非常に大きいです。左の大きなコンデンサは、近接している必要はないかもしれません（写真で推測されるように）。ビーズが早期に閉じた場合（MHz単位または数十MHzなど）、位置要件が緩和される（光の波長が数十メートルのオーダーである）kHz（またはMHz単位）周波数で低インピーダンスパスを提供する必要がありますこれらの周波数で）。しかし、それは異なります。

付録

以下は、興味深い可能性のあるフェライトビーズに関する一般的な考慮事項です。

簡単にするために、コンデンサを1つだけ使用したセットアップを検討してください。piセットアップの2番目のコンデンサの主な目的は、低周波数の電力に低インピーダンスを提供することです。

必要な静電容量値

村田のアプリケーションノート、11ページ

数式の導出方法は次のとおりだったと思います。彼らは、方程式を得るために、インダクタとコンデンサのリアクタンスが等しい（Lw = 1 / cw）、計算された周波数、周波数に関してZtで表されると仮定しました。これは一般的に正しくありません。第1に、特にESLが支配的な高周波では、コンデンサのインピーダンスは一般に1 / Cwに等しくありません。第二に、コンデンサのインピーダンスは、単に小さいだけでなく、インダクタのインピーダンスよりもはるかに（数桁）小さくする必要があります（2倍または3倍は機能しません）。

正しい方法は、コンデンサとインダクタのインピーダンス周波数曲線を比較し（理想的には使用されるDCバイアスを考慮して）、コンデンサのインピーダンスが必要なインダクタのインピーダンスよりもはるかに小さいことを確認することです。 。単に必要な容量値ではありません。コンデンサのインピーダンスに必要な値（ある周波数で）は、deltaV / currentとして計算できます。deltaVは許容電圧変動で、currentはこの周波数での電流振幅です。

フェライトビーズの操作

このビーズBLM03AX241SN1を例として考えてみましょう。

電源/グランドプレーンを備えたPCBで見られる電力供給ネットワーク（PDN）の典型的なインピーダンスは、数百ミリオームからオーム単位です。そのため、ビーズは事実上、数MHzから始まるオープン接続（抵抗値〜100オーム）です。

つまり、PDN全体がチップから切り離されます。すべての希望はコンデンサにあります。したがって、フェライトビーズを使用する場合、コンデンサの重要性が最も重要になります。コンデンサを不適切に選択すると、チップが動作不能になります。他のコンデンサーの動作（並列）のためにビーズが使用されない場合、不適切に選択されたバイパスキャップは問題になりません。

低周波でのIRドロップ

電力フィルタリング用のフェライトビーズは通常、低qインダクタとして設計されています、寄生共振を防ぐためにます。そのため、フェライトビーズのDC抵抗は意図的に高くされています。多くの場合、約500ミリオームまたは数オームです。適切なDC抵抗を持つビーズを選択します（DC抵抗が比較的低い電力線用の特別なシリーズがあります）。DC電流に応じてIRドロップを許容できることを確認してください（たとえば、500 mOhmで10 mAの電流により5 mVのドロップが発生します）。

高周波（> 500 MHz）

インダクタが開いています。コンデンサのインピーダンスは、比較的高い可能性があります（約500ミリオームまたはオーム）。

ビーズなし、ボード上の他のコンデンサ、および電源プレーンの平面容量が有効です。そして、これらはすべてバイパスコンデンサと並列であり、PDNインピーダンスを減少させます。はい、他のコンデンサは遠くに配置される場合がありますが、電源プレーンの平面インダクタンスも非常に小さくなります（電流はトレースを流れる場合よりも集中しません）。したがって、それらへの途中のインダクタンスにもかかわらず、それらはすべていくつかの正の入力を持っています。

これが理由です。フェライトビーズは、高周波、高電流回路（デジタルプロセッサなど）にはお勧めしません。100ミリオームごとにPDNインピーダンスを追加することが重要な場合があるためです。

概要

フェライトビーズは、DCの接続（バイパスキャップを充電する）を提供しながら、外部ノイズ（またはその逆、チップからのノイズ）を特定の周波数範囲で効果的にブロックするのに役立ちます。ビーズには実質的なDC抵抗があり、DC電圧降下が生じる場合があります。ビーズは全体のPDNインピーダンスを増加させます（すべての周波数で推測します）。これは、コンデンサーがうまく機能しなくなる高周波数では望ましくない場合があります。バイパスキャップの選択が最重要になります。LとCの単純な値だけでなく、常にコンデンサとインダクタの両方にインピーダンス周波数曲線を使用します。

一部の周波数で望ましくない共振動作（Voutで測定）が発生する可能性が高いため、右側の配置を避けます。

これは役に立つかもしれません。