バイポーラ接合トランジスタの基本動作


13

私はトランジスタの基本的な動作原理を理解しようと一生懸命努力しました。私は多くの本を参照し、フォーラムに行ったことがありますが、説得力のある答えはありません。

理解したいことは次のとおりです。

トランジスタは、ベースに電圧が印加されない限り、逆バイアスのダイオードに似ています。エミッターベース接合には順方向バイアスがかかっているため、たとえば電子(npn)が伝導します。それではどうなりますか?ベースからのこれらの電子がコレクターベース接合の障壁を破り、結合された電流がエミッターに流れるというのは本当ですか?(IB + IC = IE)

そして、なぜ私たちは最新のものになっているのですか?増幅はどこにありますか?何もないところから何かを作成するようなものではありません。ここでいくつかの重要なポイントを見逃していることを知っています。誰かが私を簡単な言葉で明確に説明できますか?

私はこれを理解しようとしています。:(

回答:


20

トランジスタのベース-エミッタ接合などの順方向にバイアスされたダイオード接合を電子が流れるとき、P側のホールと再結合して中和されるまでに実際にゼロ以外の時間がかかります。

NPNトランジスタでは、P型ベース領域は非常に狭くなるように構成されているため、この再結合が発生する前に、ほとんどの電子が実際にすべてを通過します。それらは、それを横切る強い電界を持つ逆バイアスされたベース-コレクタ接合の空乏領域に達すると、ベース領域からすぐに掃き出され、コレクタ電流を生成します。

ベースエミッタ接合部を流れる合計電流は、コレクタ電圧とは無関係のベースエミッタ電圧によって制御されます。これは、有名なEbers-Moll方程式によって記述されます。コレクタが開回路の場合、この電流はすべてベース接続から流れ出します。しかし、コレクターベース接合部に少なくとも小さな正のバイアスがある限り、ほとんどの電流はコレクターに迂回され、ごくわずかな部分だけがベースから流出します。

高ゲイントランジスタでは、ベース領域で実際に再結合する電子は1%未満で、ベースエミッタ電流として残ります。つまり、コレクタ電流はベース電流の100倍以上になる可能性があります。このプロセスは、3つの領域のジオメトリと、各領域で使用される特定のドーピングレベルの両方を慎重に制御することにより最適化されます。

この動作モードでトランジスタがバイアスされている限り、ベース-エミッタ間電圧の小さな変化(およびそれに対応するベース-エミッタ間電流の小さな変化)により、コレクタ-エミッタ間電流の変化が大きくなります。コレクタに接続された外部インピーダンスによっては、これによりコレクタ電圧が大きく変化することもあります。出力電力(ΔVので回路全体を呈する電力利得C ×ΔI Cは)入力電力(ΔVよりもはるかに大きいB ×ΔI B)。特定の回路構成に応じて、この電力利得は、電圧利得、電流利得、または両方の組み合わせとして実現できます。

PNPトランジスタでも基本的に同じことが起こりますが、今では、正孔(電子が存在しない)が、N型ベースからコレクタまでドリフトする正電荷のキャリアであると考える必要があります。


わかった。したがって、ベースが狭く、時間が短いため、再結合は行われません。そして、電子は、コレクタ電流を形成するコレクタ領域にドリフトされます。しかし、私はこのプロセス全体で増幅がどこで、なぜ起こるのか理解していません。コレクタ電流は、ベースからコレクタに流れる順方向バイアスされたnp接合の電流の一部に過ぎないため、そこからより多くの電流または電流ゲインを取得していますか?ベース電流の変動がコレクタ電流の変動を引き起こす理由と方法 説明してください!
アディティアパティル

5
トランジスタ内部では増幅は行われません。増幅は、それが見つかった回路全体に関連する概念です。要は、トランジスタはベース電流の小さな変化からコレクタ電流の大きな変化を引き起こす可能性があるデバイスです。この事実は、電圧増幅、電流増幅、またはその両方を持つ回路を作成するために使用できます。いずれの場合も、信号出力電力は信号入力電力よりも大きくなります。出力の余分な電力は、回路の電源から供給されます。
デイブツイード

こんにちは。私は、外部入力信号が適用されていない場合のトランジスタのDC電流に関する上記の議論をすべて読みました。ここで、ベースエミッタジャンクション間に数mVの信号を印加すると仮定します。この数mVの入力信号がトランジスタでどのように増幅されるかを説明してください。
yuvi 14

@yuvi:いいえ、特定の回路のコンテキストなしではそのような説明を提供することはできません。その上、EE.SEはそのような議論の場ではありません。それは本全体を埋めることができます(そして実際に行います)。
デイブツイード

@DaveTweed、遅れてすみません。すばらしい答えをありがとう。
アディティアパティル

4

デイブの優れた答えを読んで、もう一度読んでください。

次に、何が起こっているかを精神的に逆転させます...

順方向にバイアスされたベース-エミッタ接合があり、ベースに接続された外部回路には電流Ibが必要です。この電流は、エミッタから供給された電子から供給されます。

しかし、電子がベース領域に入ると、強い電場に遭遇し、(正の)コレクターに向かって引きます。これらの電子の大部分(大きく、かなり明確な割合)は(ベース電流から)失われ、コレクター電流として現れます。これは、デイブの答えで十分に説明されている理由によります。したがって、効率的な増幅器ではなく、トランジスタをベース電流の絶望的に非効率的な供給者とみなすこともできます!

この観点から、ベース回路はIbを要求し、エミッタはそれを供給します。しかし、副産物として、はるかに大きな電流(Ic = 100Ib)がコレクターに「失われ」ます。もちろん、これは本当に欲しいものです。

EDIT re:コメント:最終的に(ほとんど、たとえば99%)エミッターからの電子がコレクター領域に入ります。

最終的に、コレクタ電流は供給エミッタ電流よりも(わずかに)小さくなければなりません。

これらの両方の権利。

目的は何ですか?

1)非常に小さなベース電流が大きなコレクタ電流を制御し、エミッタ電流はこれら2つの合計です。

2)比率Ic / Ib(hFEまたは電流ゲイン)は、コレクタ電圧Vceからほぼ独立しています(Vceが低くなるまで、たとえば<1V)。これは、コレクタ回路のインピーダンスを適切に選択するために、Ibの小さな変化がIcの大きな変化とVceの大きな変化をもたらす可能性があることを意味します。これが電圧利得の出所です。

そのため、通常の「エミッタ接地」アンプはコレクタ回路に負荷があり、高電流ゲインと高電圧ゲインの両方があります。


ブライアン、ありがとう。私は今、実際のプロセスをかなり理解したと思います。増幅の定義は非常にわかりにくいので、内部プロセスによっては実際にはコレクタ回路でより多くの電荷キャリアが生成されると考えていました。しかし、私にはもう少し質問があります。最終的には、エミッタから放出された電子がコレクタ領域に入りますか?次に、これらすべてを行うことの利点は何ですか?エミッタ電流は分岐しようとし、その一部はベース電流であり、その大部分はコレクタ電流です。最終的に、コレクタ電流は供給エミッタ電流よりも小さくなければなりませんか?
アディティアパティル

もしそうなら、何が増幅されているのでしょうか?例を挙げてください。
アディティアパティル

α1αββ=α1α=99

増幅されているものは何ですか?ベース電流。
ブライアンドラモンド14

こんにちは。私は、外部入力信号が適用されていない場合のトランジスタのDC電流に関する上記の議論をすべて読みました。ここで、ベースエミッタジャンクション間に数mVの信号を印加すると仮定します。この数mVの入力信号がトランジスタでどのように増幅されるかを説明してください。
yuvi 14

0

これは私がそれを見る方法です、私はそれが議論に有用な何かを追加することを望みます:

半導体、ダイオード、トランジスタ

電子と穴

テーブルを横切って、一列に並んで、触れて、ペニーの列を考えてみましょう。ギャップを残して、右端のペニーを1ペニー幅右に移動します。次に、スペースの隙間の左側にペニーを移動し続けます。進むにつれて、すべてのペニーが右に移動し、ギャップがテーブルを横切って左に移動しました。ここで、ペニーを電子として想像すると、電子が半導体を横切って一方向に移動すると、正孔が逆方向に移動することがわかります。

類推を拡張するには、ペニーの小さな山を使用できます。そのため、穴が左に移動する前に多くを右に移動する必要があります。または、わずかなペニーが広い隙間を移動するときに穴が簡単に移動できるように、数ペニーと多くのスペースを用意することもできます。これらの2つのケースは、ドープされたシリコンの2つの形式、多くの電子が追加され、N型、多くの正孔(電子が除去された)、およびP型をモデル化しています。これらのタイプは、シリコンと少量の他の金属を混合(ドーピング)することで実現されます。

電子は半導体の原子を通り抜けなければならないため、その抵抗率は比較的高くなります。初期の半導体はゲルマニウムを使用していましたが、特別な場合を除いて、今日ではシリコンが普遍的な選択です。

銅線はペニー電子の大きな山を持ち、それらはすべて互いに近接しているように見えるため、電流は山の上部にある数ペニーの動きであり、穴はまったく生成されません。多くの電流を利用できるため、抵抗率は低いことがわかっています。

ダイオード

最も一般的な半導体ダイオード(他の特殊なタイプがあります)には、NタイプとPタイプの間に接合部があります。電圧がダイオードに印加されると、N型の端に正、もう一方の端に負の場合、電子はすべて正の端に引き寄せられ、負の端にホールが残ります。中央に電子がほとんどないため、電流はほとんど流れません。ダイオードは「逆バイアス」されています

N型の端に負、P型の正に電圧が逆に印加されると、電子は中央に引き寄せられ、交差してP型の正孔を相殺し、接続ワイヤ。もう一方の負電圧では、電子はダイオードの中央に反発し、ワイヤから溢れた電子に置き換えられるため、全体的に電流が流れやすくなります。ダイオードは順方向にバイアスされます。

ダイオードへの接続は、「アノード」と呼ばれ、ダイオードが順方向にバイアスされている場合は正の端で、「カソード」は負の端です。電流を流すために陽極で高い正電圧(「高張力」のHT-指を離す)を必要とするバルブの同じ用語との類推によってこれらを覚えています。順方向にバイアスされたダイオードの極性を表す適切なニーモニックは、PPNN:「正、Pタイプ、Nタイプ、負」です。

バラクタダイオードは、正と負の2つの分離した電荷領域が粗いコンデンサを作るという事実を利用します。したがって、逆バイアスをかけた場合、これを利用するために特別に設計されたダイオードが作られます。印加電圧により電荷が引き離され、接点間に「空乏層」が形成されます。印加される逆電圧を大きくすると、この層が厚くなり、容量が減少します。逆も同様です。バラクタダイオードは、一般的に調整回路で周波数を変更するために使用され、バルブの時代に使用されていた羽根付きコンデンサに取って代わります。

バイポーラトランジスタ

バイポーラトランジスタは、その動作が電子と正孔の両方に依存するトランジスタです。共通の中央層を共有する2つのダイオードで構成されています。外部端子の1つはコレクタC、もう1つはエミッタEです。中央の接続はベースBであり、CBおよびBEダイオードの両方の一部です。3層のサンドイッチがあります。通常の使用では、CとBの間のダイオードに逆バイアスがかかるため、BEダイオードが存在せず、その効果がなければ、電流は流れません。これは、すべての電子がCBセクションの一端にプルアップされ、ダイオードのように、印加電圧によるもう一方の端。

BEダイオードは順方向にバイアスされているため、電流が流れる可能性があり、外部回路はこれをかなり小さな値に制限するように設定されていますが、ベースとエミッターには多くの正孔と電子が流れています。

賢いビット。ベースのCBダイオードとBEダイオードの共通接続は非常に薄くされているため、BE部分の電子とホールのフラッドは、逆コレクタ電圧が引き離したものと置き換わり、このCBダイオードに電流が流れるようになります順方向にバイアスされたBEジャンクションを介してエミッタに到達し、外部回路に出力されます。

2つのダイオードを背中合わせにはんだ付けしてトランジスタを作成することはできないことは明らかだと思います。このアクションでは、シリコン内部の薄い層を密接に共有する必要があります。

コレクタ電流は、ベース電流が流れるかどうかに依存し、トランジスタは、BEダイオードの小さな電流がCB接合部のはるかに大きな電流への道を開くように設計されています。したがって、現在の増幅があります。外部抵抗での電圧降下を使用して、これを電圧増幅に変換できます。

これらのトランジスタは、実質的に2つの接合部があるため、「バイポーラ」と呼ばれます。

CBダイオードとBEダイオードの材料の種類に言及することは慎重に避けました。両方のアイデアは同じであり、NPNまたはPNPを可能な層として使用できます。従来のコレクター電流の方向(電子の流れの反対)を示すシンボルのエミッター上の矢印は、印加されたCE電圧の負側の方向を指しているため、電流は「PまたはエミッタでNに」。

電界効果トランジスタ、またはFET

FETにはさまざまな設計がありますが、これはその基本原理を非常に単純化した外観です。

これらは「ユニポーラ」トランジスタですが、その動作は正孔ではなく電子と電界のみに依存するため、この用語はあまり使用されません。

ここでは、ドープされたシリコンの単一のブロック、「チャネル」があり、反対側の塊が側面にあるか、または取り囲んでいます。そのため、ランプまたはチャネルとチャネルの間に、ゲートGと呼ばれるダイオードジャンクションが1つだけあります。チャネルは抵抗器として機能し、電流は一端、ソースS、ドレインDの順に流れます。ゲートとチャネル間の接合部には逆バイアスがかかっているため、電流は流れませんが、電界が設定されます。電荷、電子、またはホールをチャネルの側面に引き込み、SD電流に利用できる余地を少なくします。したがって、ゲートの電圧によってSD電流が制御されます。

これは電圧制御デバイスであり、実質的にゲートに電流が出入りしないことに注意してください。オームの法則を考えてみましょう:抵抗=ボルト/アンペアで、非常に低い電流は非常に高い抵抗を意味することがわかります。したがって、FETは非常に高い入力インピーダンスを持っていると言われています。対照的に、ベースに電流を送るのに少しの電圧しか必要とせず、低い入力インピーダンスを与えます

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.