PチャネルMOSFET突入電流制限
私はこの問題の解決策を探すためにEESEとGoogleを数週間探していましたが、有望に思える提案をいくつか見つけましたが、実際の実装は期待に届きませんでした。 電圧低下状態から保護するために、10uFの入力容量を持つボードに電圧レギュレーターがあります。さまざまな理由により、125mAのサイズの電源と直列にヒューズを備えていますが、明確にするために、要件を満たすスローブローバージョンを見つけていません。電源は5ボルトから15ボルトDCまで可能で、おそらく鉛蓄電池です。バッテリーが最初に接続されたとき、突入電流が8usで約8アンペアのピークになり、125mAヒューズが非常に速く溶断します。さて、突入電流を制限する必要があります。大したことないですよね？ 私はいくつかの異なるオプションを試しましたが、これは最も有望に思われたものです。 R1とR2は、Vgsを制限してMOSFETへの損傷を防止する分圧器を形成し、コンデンサと一緒にRC遅延を形成して、FETのVgsをゆっくりと増加させ、FETをオーム領域に長時間保持します。完全に理にかなっています。容量が大きい=ターンオンが遅い=突入電流が少ない。 コンデンサーを1uFから4.7uFから10uFに増やした後、私は突入電流が約1.5Apkで2usを超えて底を打ったことに気づいたことを除いて、それはすべて順調です。そのポイントに達した後、C1に追加した容量（最大47uFを試しました）に関係なく、突入電流は1.5Apk未満に低下しません。明らかに、この電流はまだ大きすぎて、一瞬で私のヒューズを飛ばしてしまうでしょう。ヒューズの定格電流を上げることができないので、これを機能させる方法を見つける必要があります。 私の現在の仮説はこれです： CgsとCgdは、MOSFETの固有のゲート-ソースおよびゲート-ドレインキャパシタンスであり、比較的非常に小さい（50pF〜700pF）が、私の理論では、Vinが最初に適用されるとき、それらはパススルーとして機能します。これらの容量を減らすことができないため、それら（特にCgd）は、突入電流を1.5Apk未満に下げることを妨げる制限要因です。 突入電流を制限するために他にどのようなオプションがありますか？ホットスワップアプリケーション用のさまざまなワンチップソリューションを見つけましたが、それらは上記の回路とトポロジーが似ており、同様の欠点があると思います。 Vinは5ボルトまで低くなる可能性があるため、ショットキーダイオードによる逆極性保護を考慮すると、ヒューズの両端の電圧降下、MOSFETのオン抵抗の両端の降下、ケーブルによる降下（かなりlong）このボードを電源に接続すると、私の電圧降下がかなり大きくなります（これが供給される電圧レギュレーターは、適切に調整するために約4.1Vを必要とします）。残念ながら、直列の電流制限抵抗はオプションにはなりません。 私が持っている他の制限はスペースです。約4.5 x 4.5平方ミリメートルで作業します。上記の回路はほとんど適合しないので、さらにコンポーネントを追加することは実際にはオプションではありません。そうでなければ、これは少し簡単に解決できる問題でした。