PCI-Eリンク幅ネゴシエーションはどこで発生しますか?
システムのパフォーマンスの低いPCI-Eカードを診断しようとしていますが、間違ったリンク幅をネゴシエートしていることがわかりました。具体的には、を実行するとlspci -vv、次のようになります。 LnkCap: Port #1, Speed 8GT/s, Width x8, ASPM L1, Exit Latency L0s <4us, L1 <4us ClockPM- Surprise- LLActRep- BwNot- ながら LnkSta: Speed 8GT/s, Width x4, TrErr- Train- SlotClk- DLActive- BWMgmt- ABWMgmt- 私の質問は、このネゴシエーションはハードウェアレベルで行われるのか、ソフトウェアレベルで行われるのかです。言い換えると、カードはPCI-Eスロットと直接ネゴシエートしますか、それともドライバーのどこかで発生しますか? (これが明らかな答えであることが判明した場合は、ご容赦ください... 1週間これを診断しようとした後、私の心は少し揚げられています。)