RAMタイミングの本当の重要性は何ですか？

スタッフやサーバーにメモリを選択するときは、常にメモリサイズ、バス速度に注意しますが、ほとんどの人はRAMのタイミングを気にしません。この機能の意味は何ですか？また、その本当の重要性は何ですか？

ここでは RAMのバス速度の後に4つの数字になりRAMのタイミングの良い説明があります。これらの値は、メモリコントローラーがRAMと通信する方法に関連するさまざまなタイミングを制御します。

1. CASレイテンシ（tCL）-これは最も重要なメモリタイミングです。CASはColumn Address Strobeの略です。行が既に選択されている場合は、結果を待つ必要があるクロックサイクル数を示します（列アドレスをRAMコントローラーに送信した後）。

2. 行アドレス（RAS）から列アドレス（CAS）への遅延（tRCD）-メモリコントローラーに行アドレスを送信したら、行の列の1つにアクセスする前にこのサイクルを待つ必要があります。したがって、行が選択されていない場合、これはRAMから結果を取得するためにtRCD + tCLサイクルを待たなければならないことを意味します。

3. 行プリチャージ時間（tRP）-行が既に選択されている場合、別の行を選択する前にこのサイクル数を待機する必要があります。つまり、別の行のデータにアクセスするには、tRP + tRCD + tCLサイクルかかります。

4. 行アクティブ時間（tRAS）-これは、行に含まれる情報にアクセスするのに十分な時間を確保するために、行がアクティブでなければならない最小サイクル数です。これは通常、前の3つのレイテンシの合計以上である必要があります（tRAS = tCL + tRCD + tRP）。

これらの値は低いほど良いです。

これらの値を変更しても（バス速度や電圧を変更するのとは異なり）RAMに損傷を与えることはできません。RAMで処理できない場合、CPUと適切に相互作用せず、システムがロックまたはクラッシュします。

ステッカーの値は、RAMのシリアルプレゼンス検出（SPD）EEPROMに保存されますが、一部のマザーボードはそれらを上書きできます。製造元は提供された値でRAMをテストしているため、製造元の仕様から逸脱すると、RAMが確実に動作しない可能性があります（これらの値を使用する場合は、長いMemtest86テストセッションをお勧めします）。

RAMのタイミングは、基本的にレイテンシの尺度です。これは、RAMがプロセッサからコマンドを受信して​​から、プロセッサが安定した応答を期待できるようになるまでのサイクル数です。

サーバーの使用状況に応じて、パフォーマンスに対するRAMタイミングの影響は異なる場合があります。RAMのタイミングは、バス速度によって決定されるRAMの合計帯域幅には影響せず、容量にも影響しません。RAMのレイテンシはSSDやHDDドライブや他のデータ保存方法に比べてすでに非常に短いため、ホットデータのストレージとして使用する場合、タイミングを気にするよりも大容量と帯域幅を使用する方がはるかに有益です。サーバーは、多くの場合、より多くのレイテンシ/悪いタイミングを犠牲にして大容量を可能にするレジスタード/バッファリングDRAMも使用します。

Ramタイミングは、オーバークロックの可能性またはわずかなパフォーマンスの向上を示しますが、これは主に、信頼性の高い大容量サーバーを設計している人ではなく、愛好家のオーバークロッカーにとって重要です。