LinuxでL2キャッシュサイズを見つける方法を知りたいと思いました...
L1キャッシュサイズの場合、私は次のことをしています
pico /proc/cpuinfo
L2キャッシュサイズはどうですか?
LinuxでL2キャッシュサイズを見つける方法を知りたいと思いました...
L1キャッシュサイズの場合、私は次のことをしています
pico /proc/cpuinfo
L2キャッシュサイズはどうですか?
回答:
EDIT 3:へえ、ごめんなさい、そうsudo dmidecode -t cache
すればCPUのキャッシュ情報が表示されます。表示しているセクション(L1またはL2)を確認するには、Configuration:
行を見てください。あなたが欲しいConfiguration: Enabled, Not Socketed, Level 2
。
次のツールを確認する必要があります。私が試したすべてのツールから最も正確な情報を提供します。これはコマンドラインバージョンの出力です。
~$ lstopo-no-graphics
Machine (7984MB)
Socket L#0
L2 L#0 (4096KB)
L1d L#0 (32KB) + L1i L#0 (32KB) + Core L#0 + PU L#0 (P#0)
L1d L#1 (32KB) + L1i L#1 (32KB) + Core L#1 + PU L#1 (P#1)
L2 L#1 (4096KB)
L1d L#2 (32KB) + L1i L#2 (32KB) + Core L#2 + PU L#2 (P#2)
L1d L#3 (32KB) + L1i L#3 (32KB) + Core L#3 + PU L#3 (P#3)
そして、これはグラフィカルインターフェースです:
使用する:lscpu
サンプル出力:
$ lscpu
Architecture: x86_64
CPU op-mode(s): 32-bit, 64-bit
Byte Order: Little Endian
CPU(s): 4
On-line CPU(s) list: 0-3
Thread(s) per core: 1
Core(s) per socket: 4
Socket(s): 1
NUMA node(s): 1
Vendor ID: GenuineIntel
CPU family: 6
Model: 42
Stepping: 7
CPU MHz: 3401.000
BogoMIPS: 6784.57
Virtualization: VT-x
L1d cache: 32K
L1i cache: 32K
L2 cache: 256K
L3 cache: 8192K
NUMA node0 CPU(s): 0-3
getconf
getconf -a | grep CACHE
与える:
LEVEL1_ICACHE_SIZE 32768
LEVEL1_ICACHE_ASSOC 8
LEVEL1_ICACHE_LINESIZE 64
LEVEL1_DCACHE_SIZE 32768
LEVEL1_DCACHE_ASSOC 8
LEVEL1_DCACHE_LINESIZE 64
LEVEL2_CACHE_SIZE 262144
LEVEL2_CACHE_ASSOC 8
LEVEL2_CACHE_LINESIZE 64
LEVEL3_CACHE_SIZE 20971520
LEVEL3_CACHE_ASSOC 20
LEVEL3_CACHE_LINESIZE 64
LEVEL4_CACHE_SIZE 0
LEVEL4_CACHE_ASSOC 0
LEVEL4_CACHE_LINESIZE 0
または、単一レベルの場合:
getconf LEVEL2_CACHE_SIZE
このインターフェースの素晴らしい点は、POSIX sysconf
C関数の単なるラッパーである(キャッシュ引数は非POSIX拡張である)ため、Cコードからも使用できることです。
Ubuntu 16.04でテスト済み。
x86 CPUID命令
CPUID x86命令はキャッシュ情報も提供し、ユーザーランドから直接アクセスできます:https : //en.wikipedia.org/wiki/CPUID
glibcはその方法をx86で使用しているようです。ステップデバッグ/命令トレースでは確認していませんが、2.28のソースsysdeps/x86/cacheinfo.c
はそれを行います。
__cpuid (2, eax, ebx, ecx, edx);
TODOは、https://stackoverflow.com/questions/14283171/how-to-receive-l1-l2-l3-cache-size-using-cpuid-instruction-in-x86で質問された最小限のCサンプルを作成します。
ARMには、キャッシュサイズIDレジスタ(CCSIDR)などのレジスタを介してキャッシュサイズを検索するアーキテクチャ定義のメカニズムもあります。概要については、ARMv8プログラマーズマニュアル 11.6「キャッシュ検出」を参照してください。
lscpu
エキゾチックな構成を持つ一部のCPUでは正確ではありません。たとえば、私の答えからのCPU は以下を提供します(一部情報を省略):CPUファミリ:6モデル:15ステッピング:11 CPU MHz:1866.742 BogoMIPS:3733.48仮想化:VT-x L1dキャッシュ:32K L1iキャッシュ:32K L2キャッシュ:4096K NUMA node0 CPU:0-3 CPUはXeon L5320で、合計8MB L2です。