CPUが大きくないのはなぜですか？[閉まっている]

CPUは比較的小さく、エンジニアは常に同じ表面でより小さく、より多くのトランジスタを取得しようとしています。

CPUが大きくないのはなぜですか？約260mm ^2のダイが7億5800万個のトランジスタを保持できる場合（AMD Phenom II x4 955）。それから、520mm ²は、²倍の量のトランジスタを保持でき、技術的にはクロック速度またはコアを2倍にできるはずです。なぜこれが行われないのですか？

一般的に正しい：短期的には、並列化を増やすことは実行可能であるだけでなく、唯一の方法です。実際、キャッシュ、パイプライン処理、ハイパースレッディングと同様にマルチコアも提案されているとおりです。チップ領域の使用を増やすことで速度を向上させます。もちろん、ジオメトリの縮小は、ダイ領域の使用の増加と衝突しません。ただし、ダイの歩留まりは大きな制限要因です。

ダイの歩留まりは、ダイのサイズに反比例して増加します。大きなダイは、単にウェーハエラーを「キャッチ」する可能性が高くなります。ウェーハエラーがダイにヒットした場合は、破棄できます。ダイの歩留まりは明らかにダイのコストに影響します。したがって、コスト対ダイあたりの利益の点で最適なダイサイズがあります。

非常に大きなダイを製造する唯一の方法は、フォールトトレラントおよび冗長構造を統合することです。これは、IntelがTerra-Scaleプロジェクトで実行しようとしていることです（更新：およびDanが指摘するように、毎日の製品ですでに実践されていること）。

多くの技術的懸念事項があります（経路長が長くなりすぎて効率が低下し、電気的干渉がノイズの原因になります）が、主な理由は単に多くのトランジスタが熱すぎて適切に冷却できないからです。それが、ダイサイズを小さくすることに熱心な理由です。同じ熱レベルでパフォーマンスを向上させることができます。

ここで与えられたいくつかの答えは良い答えです。CPUのサイズを大きくすることには技術的な問題があり、対処するためにより多くの熱が必要になります。ただし、十分なインセンティブがあれば、それらはすべて乗り越えられます。

私が中心的な問題であると信じているもの、つまり経済学を付け加えたいと思います。CPUはこのようにウエハーで作成され、ウエハーごとに多数のCPUがあります。実際の製造コストはウェーハあたりです。したがって、CPUの面積を2倍にすると、半分の数しかウェーハに収まらないため、CPUあたりの価格は2倍になります。また、すべてのウェーハが常に完全に出力されるわけではなく、エラーが発生する可能性があります。したがって、領域を2倍にすると、特定のCPUに欠陥が発生する可能性が2倍になります。

したがって、経済的な観点から、彼らが常に物事を小さくしている理由は、より良い性能/ mm ^ 2を得るためであり、これが価格/性能の決定要因です。

TL; DR：前述の他の理由に加えて、CPUの領域を2倍にすると、コストが2倍になります。

プロセッサにトランジスタを追加しても、自動的に高速化されるわけではありません。

パス長の増加==遅いクロックレート。
トランジスタを追加すると、パスの長さが長くなります。増加は価値のあるものとして使用する必要があります。そうしないと、コスト、熱、エネルギーは増加しますが、パフォーマンスは低下します。

もちろん、いつでもコアを追加できます。なぜ彼らはこれをしないのですか？まあ、彼らはそうします。

あなたの一般的な仮定は間違っています。ダブルサイズのダイを搭載したCPUは、倍速で動作できるという意味ではありません。これは、コアを追加するためのスペースを追加するだけです（32または64コアのIntelメニーコアチップを参照してください）。しかし、現在のソフトウェアのほとんどは2つ以上のコアを使用できません。

したがって、ダイのサイズを大きくすると、同じ高さのゲインなしで価格が大幅に増加します。これは、CPUがそのままの（単純化された）理由の1つです。

Electronicsでは、SMALLER = FASTER 3GHzは20MHzよりもはるかに小さくする必要があります。相互接続が大きいほど、ESRは大きくなり、速度は遅くなります。

トランジスタの量を2倍にしても、クロック速度は2倍になりません。

生ウェーハの製造コストが要因です。 単結晶シリコンはフリーではなく、精製プロセスは多少費用がかかります。したがって、原料をより多く使用すると、コストが増加します。

恐竜のように、人工的なものであろうとなかろうと、大きな生物はよりゆるいものです。比率の面積/体積は、それらの生存にとって公平ではありません。エネルギーに関するあらゆる制約-あらゆる形態-出入り。

CPUは、接続されたノード（トランジスタ）のネットワークと考えてください。より多くの機能を提供するために、ノードの数とノード間のパスはある程度増加しますが、その増加は線形です。したがって、ある世代のCPUには100万個のノードがあり、次の世代には150万個のノードがある場合があります。回路の小型化により、ノードとパスの数はより小さなフットプリントに凝縮されます。現在の製造プロセスは30ナノメートルまでです。

ノードごとに5つのユニットと、2つのノード間の5ユニットの距離が必要だとしましょう。端から端まで、1 CMのスペースに22222ノードのバスを直線で作成できます。正方形のCMで4億9,300万ノードのマトリックスを作成できます。回路の設計は、CPUのロジックを含むものです。スペースを2倍にすると、速度が向上するのではなく、回路に論理演算子を追加できるようになります。または、回路がより多くの作業を並行して処理できるようにするマルチコアCPUの場合。電子は回路内をより長い距離を移動する必要があるため、フットプリントを増やすと実際にクロック速度が低下します。