典型的な最新のマイクロプロセッサパイプラインの長さは？

16

私はパイプライン処理についてある程度学びましたが、それらは4ステージと5ステージであり、現代の典型的なパイプライン処理は実際にははるかに長く複雑です。典型的なパイプラインはどれくらい長く、どれだけ長くなると予想できますか？また、長いパイプラインのパフォーマンス向上で利益が減少するポイントはどこですか？

hardware cpu computer-architecture

— ニクラス
ソース

1

20代になると期待できると思いますが、私の記憶は錆びています

— アーロンマン

26

Intelは、元のPentiumアーキテクチャに5つのパイプラインステージがありました。ステージの数は、プレスコット家では31でピークに達しましたが、その後減少しました。現在、CoreシリーズIIプロセッサ（i3、i5、およびi7）では、プロセッサパイプラインに14のステージがあります。

Microarchitecture   Pipeline stages
P5 (Pentium)             5
P6 (Pentium 3)          10
P6 (Pentium Pro)        14
NetBurst (Willamette)   20
NetBurst (Northwood)    20
NetBurst (Prescott)     31
NetBurst (Cedar Mill)   31
Core                    14
Bonnell                 16
Sandy Bridge            14
Silvermont              14 to 17
Haswell                 14
Skylake                 14
Kabylake                14

プレスコットは、前任者に比べてわずかな性能向上を達成しましたが、より複雑な設計では、性能向上に比べてかなり大きな電力が必要でした。Prescottの期待外れのパフォーマンスには他の要因もありましたが、パイプラインステージの数を増やすと最終的に収益が減少することは明らかです。

参照
Prescottがパイプラインの制限をプッシュ
 Intelアーキテクチャプロセッサパイプライン
 Intel CPUマイクロアーキテクチャのリスト
 のマイクロプロセッサの最適なパイプラインの深さ

— ロバート・ハーベイ
ソース

過去4年間のアップデートはありますか？

— -toasted_flakes

3

@toasted_flakes：Bonnellの後、Intelは多かれ少なかれ14のパイプラインステージ（フェッチ/リタイアで16）に落ち着きました。Intel CPUマイクロアーキテクチャーのリストを参照してください。

— ロバートハーヴェイ

2

Skylakeプロセッサには、命令のアウトオブオーダー実行用の224エントリキュー、および最大72の未処理のロード用キュー、97エントリスケジューラキューもあるため、読み込まれた命令からリタイアされる命令までの遅延は、数百の依存するロード命令があり、その後に数百の依存する除算命令が続く場合、巨大になります。ただし、パイプラインステージが多すぎるという欠点はありません。

— gnasher729

8

他の最新のプロセッサについて：

最大7つのARM：3段階（さらに広く使用されているのは、より単純なデバイスです）
ARM 8-9：5段階。
ARM 11：8段階。
Cortex A7：8〜10段階。
Cortex A8：13ステージ。
Cortex A15：15-25ステージ。

ウィキペディアから。

— 9000
ソース