IBMQデバイスのQubits仕様

ここに示されているように、異なる量子ビット間のCNOTゲートは異なるエラーレートを持っています。次の質問があります。

1）QISkitで回路を定義するとき、q[0]デバイスの同じキュービットに常に対応しますか（たとえばq0、デバイスのマニュアルにラベルされているキュービット）？もしそうなら、どのように私は単なる例の量子ビットに使用できる12と13のibmq_16_melbourne（単なる例として）？

2）デバイスで1つのジョブが実行されている場合、たとえば3キュービットを使用している場合、そのデバイスで他のジョブが同時に実行されていますか？

3）1つの回路にCNOTゲートがいくつあるため、そのエラーは妥当なままですか？基本的に、妥当な結果を得るには、どのデバイスでも回路をどれだけ深くできますか？

ありがとうございました。

1) While defining a circuit on QISkit, does q[0] always correspond to the same qubit on a device 
(e.g. the qubit labeled q0 on the device manual)? If so, how can I only use for example qubit 12 and 
13 of ibmq_16_melbourne (just as an example)?

簡単な答え：常にではありません。

Qiskitが量子回路とバックエンドで機能する方法は次のとおりです。

1. APIを使用して量子回路を生成します。量子回路はQuantumCircuitオブジェクトに格納されます。
2. このQuantumCircuitオブジェクトをDAGCircuit、同じ量子回路を表すが、ゲートのリストの代わりにDAGを使用するオブジェクトに変換します。
3. このDAGCircuitオブジェクトをコンパイラに渡します。コンパイラーは複数のことを処理します。
   1. コンパイルするバックエンドのトポロジーを尊重します。これは、コンパイラがキュービットを（ランダムにではなく）シャッフルする可能性があるため、気になるステップです。私が見る1つの例外は、回路がすでにバックエンドトポロジーを尊重している場合です。この場合、コンパイラはキュービットを変更しない場合があります。
   2. バックエンドで使用される基本ゲートを尊重します。
   3. 回路を最適化します。この手順も問題になる可能性があります。そのような最適化がQiskitコンパイラーに存在するかどうかはわかりませんが、コンパイラーがエラー率に関しても最適化しようとすると、「シャッフルされた」キュービットになる可能性があります。

私が実験的に言っていることを確認する必要があります。

2) If one job is being executed on a device, say for instance using 3 qubits, is any other job being 
ran on that device at the same time?

それは私にはありそうにありませんが、Qiskitの開発者の1人の答えを待ちましょう。

3) How many CNOT gates one circuit can have so that its error stays reasonable? Basically, how 
deep can a circuit be on any of the devices to get a reasonable result?

ごくわずか。

Q12Q13CX CX$(1 - 0.041)^n$$n$CX$10$ CX$\approx 0.66$$20$$\approx 0.43$

Qiskitを使用して回路を量子デバイスにマッピングする場合、どの仮想キュービット（回路内のもの）をどの物理（デバイス）キュービットにマッピングするかは、qiskitが決定するか、独自のを実装するかによって異なりますinitial_layout。デフォルトでは、qiskitは、回路に適合するデバイスグラフの最も接続されたサブセットを選択します。これらのキュビットは通常、最低ノイズのキュビットではありません。特定のキュビットを選択したい場合は、initial_layoutキーワード引数を使用してレイアウトをexecuteまたはに渡すことができますcompile。必要に応じて、必要なスワップゲートの数を減らすために、スワップマッピングフェーズ中にキュービットラベルの追加の並べ替えが行われる場合があることに注意してください。