x86-64システムに48ビットの仮想アドレス空間しかないのはなぜですか？

本で私は以下を読みました：

32ビットプロセッサには2 ^ 32の可能なアドレスがありますが、現在の64ビットプロセッサには48ビットのアドレス空間があります

私の予想では、64ビットプロセッサの場合、アドレススペースも2 ^ 64になるはずです。

だから私はこの制限の理由は何だろうと思っていましたか？

それだけで十分です。48ビットは、256テラバイトのアドレス空間を提供します。それは沢山。あなたはすぐにそれ以上のものを必要とするシステムを見ることはないでしょう。

したがって、CPUメーカーは近道を取りました。彼らは完全な64ビットアドレス空間を可能にする命令セットを使用しますが、現在のCPUは下位48ビットのみを使用します。もう1つの方法は、長年必要とされなかったより大きなアドレス空間の処理にトランジスタを浪費することでした。

したがって、48ビットの制限に近づくと、アドレススペース全体を処理するCPUを解放するだけで済みますが、命令セットを変更する必要がなく、互換性が損なわれることはありません。

OPの質問は物理アドレススペースではなく仮想アドレススペースについてであったため、バスサイズと物理メモリに言及する答えは少し間違っています。たとえば、一部の386で類似していると思われる制限は、仮想アドレススペースではなく、使用できる物理メモリの制限であり、常に完全な32ビットでした。原則として、物理メモリが数MBの場合でも、64ビットの仮想アドレス空間全体を使用できます。もちろん、スワッピングによって、またはほとんどのアドレスで同じページをマップしたい特定のタスク（特定のスパースデータ操作など）のためにそうすることができます。

本当の答えは、AMDが安かっただけで、今は誰も気にしないことを望んでいたと思いますが、引用する言及はありません。

ウィキペディアの記事の制限セクションをお読みください。

PCには4ペタバイトのメモリを含めることはできません（現在のメモリチップのサイズのため、他に何もないため）が、AMDは大規模サーバー、共有メモリクラスタ、および予測可能な将来これに近づく可能性のある物理アドレススペースの他の使用を想定しました。ビット物理アドレスは、64ビット物理アドレスの実装コストを発生させずに、拡張のための十分な余地を提供します

つまり、このようなアドレス空間を完全に利用できるシステムを構築できないため、現時点では完全な64ビットアドレス指定を実装しても意味がありません。そのため、今日（および明日）のシステムに実用的なものを選択します。

内部ネイティブレジスタ/操作幅は、外部アドレスバス幅に反映される必要はありません。

たとえば、1 MBのRAMにアクセスするだけでよい64ビットプロセッサがあるとします。20ビットのアドレスバスで十分です。使用しないすべての追加ピンのコストとハードウェアの複雑さを気にするのはなぜですか？

Motorola 68000はこのようなものでした。内部で32ビット、ただし23ビットのアドレスバス（および16ビットのデータバス）。CPUは16メガバイトのRAMにアクセスでき、ネイティブデータタイプ（32ビット）をロードするには、2回のメモリアクセス（それぞれに16ビットのデータが含まれる）が必要でした。

CPUアドレスパスのトランジスタを単に保存するよりも重大な理由があります。アドレススペースのサイズを大きくする場合は、ページサイズを大きくするか、ページテーブルのサイズを大きくするか、より深いページテーブル構造（より多くのレベルの変換テーブルです）。これらはすべて、TLBミスのコストを増大させ、パフォーマンスを低下させます。

私の観点からは、これはページサイズの結果です。各ページには最大で4096/8 = 512のページテーブルエントリが含まれています。そして2 ^ 9 = 512。つまり、9 * 4 + 12 = 48です。

元の質問に答えるには、48ビットを超えるPAを追加する必要はありませんでした。

サーバーは最大量のメモリを必要とするので、さらに掘り下げてみましょう。

1）最大の（一般的に使用される）サーバー構成は8ソケットシステムです。8Sシステムは、高速コヒーレント相互接続（または単に高速「バス」）によって接続されて単一のノードを形成する8つのサーバーCPUにすぎません。そこにはより大きなクラスターがありますが、それらはほとんどなく、ここでは一般的に使用される構成について話しています。実際の使用では、2ソケットシステムは最も一般的に使用されるサーバーの1つであり、8Sは通常非常にハイエンドと見なされます。

2）サーバーで使用されるメモリの主なタイプは、バイトアドレス指定可能な通常のDRAMメモリ（例：DDR3 / DDR4メモリ）、メモリマップIO-MMIO（アドインカードで使用されるメモリなど）、および構成に使用される構成スペースです。システムに存在するデバイス。最初のタイプのメモリは、通常最大のメモリです（したがって、最大数のアドレスビットが必要です）。一部のハイエンドサーバーは、システムの実際の構成に応じて、大量のMMIOも使用します。

3）各サーバーCPUが各スロットに16個のDDR4 DIMMを収容できると想定します。256GBの最大サイズのDDR4 DIMM。（サーバーのバージョンによっては、ソケットあたりのこの可能なDIMMの数は実際には16 DIMM未満ですが、例のために読み続けてください）。

したがって、各ソケットは理論的には16 * 256GB = 4096GB = 4 TBになります。この例の8Sシステムの場合、DRAMサイズは最大4 * 8 = 32 TBになります。つまり、このDRAM空間をアドレス指定するために必要な最大ビット数は45（= log2 32TB / log2 2）です。

他のタイプのメモリ（MMIO、MMCFGなど）の詳細については触れませんが、ここでのポイントは、現在利用可能な最大タイプのDDR4 DIMM（256 GB DIMM）は45ビットのみを使用します。

48ビットをサポートするOS（たとえば、WS16）の場合、残りのビットは（48-45 =）3つあります。つまり、32 TBのDRAMにのみ下位45ビットを使用した場合でも、MMIO / MMCFGに使用できる2 ^ 3倍のアドレス可能なメモリがあり、合計256 TBのアドレス可能なスペースがあります。

つまり、要約すると、1）48ビットの物理アドレスは、大量のDDR4が「完全にロード」されている今日の最大のシステムをサポートするのに十分なビットであり、MMIOスペースを必要とする他のIOデバイスもたくさんあります。正確には256TB。

この256TBのアドレススペース（= 48ビットの物理アドレス）には、SATAドライブのようなディスクドライブは含まれていません。これらはアドレスマップの一部ではなく、バイトアドレス指定可能なメモリのみを含み、OSに公開されています。

2）CPUハードウェアは、サーバーの世代に応じて、46、48、または48ビットを実装することを選択できます。しかし、もう1つの重要な要素は、OSが認識するビット数です。現在、WS16は48ビットの物理アドレス（= 256 TB）をサポートしています。

これがユーザーに意味することは、48ビットを超えるアドレッシングをサポートできる大規模で超モダンなサーバーCPUがあるにもかかわらず、48ビットのPAのみをサポートするOSを実行する場合、256 TBしか利用できないことです。 。

3）全体として、より多くのアドレスビット（=より多くのメモリ容量）を利用するには、主に2つの要因があります。

a）CPU HWは何ビットをサポートしていますか？（これはIntel CPUのCPUID命令によって決定できます）。

b）実行しているOSのバージョンと、PAが何ビットを認識/サポートしているか。

（a、b）の最小値によって、システムが利用できるアドレス可能なスペースの量が最終的に決まります。

他の応答を詳細に調べることなく、この応答を記述しました。また、MMIO、MMCFGのニュアンス、およびアドレスマップの構築全体については詳しく説明していません。しかし、これが役に立てば幸いです。

Intel Corporation、サーバープラットフォームアーキテクト、Anand K Enamandramに感謝

多くの人々がこの誤解を持っています。しかし、これを注意深く読んだら、私はあなたに約束します。これを読んだ後、あなたのすべての誤解は明らかになるでしょう。

32ビットまたは64ビットのプロセッサは、それぞれ32ビットアドレスバスまたは64ビットアドレスバスが必要であることを意味しません！...繰り返しはありません!!

32ビットプロセッサは、32ビットALU（算術論理演算ユニット）を備えていることを意味します...つまり、32ビットバイナリオペランド（または単に32桁の2進数を表す）で動作でき、64ビットプロセッサも64ビットバイナリで動作できますオペランド。そのため、32ビットまたは64ビットのプロセッサーを使用しても、メモリの最大容量をインストールできるとは限りません。それらは、オペランドの大きさを示しているだけです...（アナロジーとして、10桁の計算機は10桁までの結果を計算できると考えることができます... 11桁またはその他のより大きな結果を与えることはできません... 10進数ですが、簡単にするためにこの類推を言っています）...しかし、あなたが言っているのは、メモリ（RAM）の直接インターフェース可能な最大サイズであるアドレス空間です。ラム' ■可能な最大サイズはアドレスバスのサイズによって決まり、データバスのサイズではなく、プロセッサのサイズが定義されているALU（32/64ビット）でもありません。はい、プロセッサに32ビットの「アドレスバス」がある場合、2 ^ 32バイト= 4GBのRAMをアドレス指定できます（または64ビットの場合は2 ^ 64になります）...ただし、プロセッサを32ビットまたは64ビットとすると、このアドレススペース（アドレススペース=メモリにアクセスできる距離またはRAMの最大サイズ）とは無関係であり、ALUのサイズにのみ依存します。もちろん、データバスとアドレスバスは同じサイズで、32ビットプロセッサは2 ^ 32バイトまたは4 GBのメモリにアクセスするように見えるかもしれませんが、これは単なる偶然であり、同じではありません。すべてのために.... たとえば、Intel 8086は16ビットプロセッサ（16ビットALUを備えているため）なので、2 ^ 16バイト= 64 KBのメモリにアクセスする必要がありますが、そうではありません。それは20ビットのアドレスバスを持つために最大1 MBのメモリにアクセスできます....疑問がある場合はグーグルできます:)

私は私のポイントを明確にしたと思います。今あなたの質問に来ています... 64ビットプロセッサはそれが64ビットアドレスバスを持っている必要があることを意味しないので、64ビットプロセッサに48ビットアドレスバスを持っていることの間違いはありません...アドレススペースを小さくして、設計と製造を安価にしました...そのような大容量のメモリ（2 ^ 64バイト）を使用する人はいないので、今日は2 ^ 48バイトで十分です。

少なくともIntel 64では、64ビットVAの下位48ビットのみが使用されているとは限りません。上位16ビットが使用されているのです。

インテル ®64 およびIA-32アーキテクチャーのソフトウェア開発者向けマニュアルのセクション3.3.7.1正規アドレスは、次のように述べています。

正規アドレスは、ビット63から48をゼロまたは1に設定する必要があります（ビット47がゼロか1かによって異なります）

したがって、ビット47から63は、すべて1またはすべて0のスーパービットを形成します。アドレスが正規の形式でない場合、実装はエラーになります。

AArch64では、これは異なります。ARMv8命令セットの概要によると、これは49ビットVAです。

AArch64メモリ変換システムは、49ビットの仮想アドレス（変換テーブルごとに48ビット）をサポートします。仮想アドレスは49ビットから符号拡張され、64ビットポインター内に格納されます。オプションで、システムレジスタの制御下で、64ビットポインタの最上位8ビットに「タグ」を保持できます。このタグは、ロード/ストアアドレスまたは間接分岐のターゲットとして使用された場合は無視されます

CPUは、主にそのデータバスサイズと、そのエンティティ（内部アーキテクチャ）の大部分（レジスタ、アキュムレータ、算術論理演算ユニット（ALU）、命令セットなど）に基づいて「Nビット」と見なされます。次に例を示します。古き良きモトローラ6800（またはIntel 8050）CPUは8ビットCPUです。8ビットのデータバス、8ビットの内部アーキテクチャ、および16ビットのアドレスバスを備えています。

• NビットのCPUには、Nサイズ以外のエンティティが含まれる場合があります。たとえば、6809から6800までの改良点（どちらも8ビットのCPUと8ビットのデータバス）。6809で導入された重要な機能強化には、2つの8ビットアキュムレータ（AおよびB、単一の16ビットレジスタDに組み合わせることができる）、2つの16ビットインデックスレジスタ（X、Y）および2つの16ビットのスタックポインタ。