いつものように、それは周囲のコードコンテキストに依存します：例えばx<<1、配列インデックスとして使用していますか？またはそれを何か他のものに追加しますか？いずれの場合も、シフト数が少ない（1または2）と、コンパイラーがシフトするだけの場合よりもさらに最適化できることがよくあります。スループット全体とレイテンシーとフロントエンドのボトルネックのトレードオフは言うまでもありません。小さなフラグメントのパフォーマンスは一次元ではありません。
ハードウェアシフト命令は、コンパイラがコンパイルするための唯一のオプションではありませんx<<1が、他の答えはほとんどそれを前提としています。
x << 1x+xunsigned、および2の補数の符号付き整数とまったく同じです。コンパイラーは、コンパイル中にターゲットとするハードウェアを常に認識しているため、このようなトリックを利用できます。
でインテルハスウェル、addクロックスループットあたり4を持っていますが、shl当面のカウントでのみ2クロックスループットあたりを持っています。（命令テーブル、およびその他のリンクについては、http：//agner.org/optimize/を参照してください。x86タグウィキ）。SIMDベクトルシフトはクロックあたり1（Skylakeでは2）ですが、SIMDベクトル整数加算はクロックあたり2（Skylakeでは3）です。ただし、レイテンシーは同じです：1サイクル。
shlカウントがオペコードで暗黙的に示される場所の特別なシフトバイワンエンコーディングもあります。8086には即時カウントシフトはなく、1つとclレジスターだけでした。これは主に右シフトに関連します。メモリオペランドをシフトしない限り、左シフトに追加できるからです。ただし、後で値が必要になった場合は、最初にレジスタにロードすることをお勧めします。しかし、いずれにせよ、shl eax,1またはadd eax,eax1つのバイトよりも短くなってshl eax,10、そして、コードサイズが直接（デコード/フロントエンドのボトルネック）または間接的（L1Iコードキャッシュミス）がパフォーマンスに影響を与えることができます。
より一般的には、小さなシフトカウントは、x86のアドレッシングモードでスケーリングされたインデックスに最適化できる場合があります。最近一般的に使用されている他のほとんどのアーキテクチャはRISCであり、スケールインデックスアドレッシングモードはありませんが、x86は、これについて言及する価値のある一般的なアーキテクチャです。（たとえば、4バイト要素の配列にインデックスを付ける場合は、スケール係数を1増やす余地がありますint arr[]; arr[x<<1]）。
の元の値xがまだ必要な状況では、コピー+シフトが必要になるのが一般的です。ただし、ほとんどのx86整数命令はインプレースで動作します。 （宛先は、addまたはのような命令のソースの1つですshl。）x86-64 System V呼び出し規約は、レジスターに引数を渡し、最初の引数を入力しedi、戻り値を入力しますeax。したがって、戻り値を返す関数x<<10は、コンパイラーにコピー+シフトを発行させます。コード。
このLEA命令では、シフトアンドアッドが可能です（アドレッシングモードのマシンエンコーディングを使用しているため、シフトカウントは0から3です）。結果を別のレジスタに入れます。
gccとclangはどちらも、Godboltコンパイラエクスプローラーで確認できるように、これらの関数を同じ方法で最適化します。
int shl1(int x) { return x<<1; }
lea eax, [rdi+rdi] # 1 cycle latency, 1 uop
ret
int shl2(int x) { return x<<2; }
lea eax, [4*rdi] # longer encoding: needs a disp32 of 0 because there's no base register, only scaled-index.
ret
int times5(int x) { return x * 5; }
lea eax, [rdi + 4*rdi]
ret
int shl10(int x) { return x<<10; }
mov eax, edi # 1 uop, 0 or 1 cycle latency
shl eax, 10 # 1 uop, 1 cycle latency
ret
2つのコンポーネントを備えたLEAは、最近のIntelおよびAMDCPUで1サイクルのレイテンシーと2クロックあたり2のスループットを備えています。（Sandybridge-familyおよびBulldozer / Ryzen）。Intelでは、クロックスループットは1つだけで、レイテンシは3cですlea eax, [rdi + rsi + 123]。（関連：このC ++コードが、コラッツの推測をテストするための手書きのアセンブリよりも高速なのはなぜですか？これについて詳しく説明します。）
とにかく、コピー+シフト10は別のmov命令が必要です。最近の多くのCPUではレイテンシーがゼロになる可能性がありますが、それでもフロントエンドの帯域幅とコードサイズが必要です。（x86のMOVは本当に「無料」ですか？なぜこれをまったく再現できないのですか？）
また、関連：x86で2つの連続したリール命令のみを使用してレジスタに37を掛ける方法は？。
コンパイラは周囲のコードを自由に変換できるため、実際のシフトが発生したり、他の操作と組み合わされたりすることはありません。
たとえば、if(x<<1) { }を使用して、and上位ビットを除くすべてのビットをチェックできます。x86では、の代わりに/のtestような命令を使用します。この最適化は、あらゆるシフトカウントで機能し、大量のシフトが遅いマシン（Pentium 4など）または存在しないマシン（一部のマイクロコントローラー）でも機能します。test eax, 0x7fffffffjz .falseshl eax,1 / jz
多くのISAには、シフトだけでなくビット操作命令があります。たとえば、PowerPCには多くのビットフィールド抽出/挿入命令があります。または、ARMには、他の命令の一部としてソースオペランドのシフトがあります。（したがって、シフト/回転命令はmove、シフトされたソースを使用する、の特殊な形式にすぎません。）
Cはアセンブリ言語ではないことを忘れないでください。効率的にコンパイルするようにソースコードを調整するときは、常に最適化されたコンパイラ出力を確認してください。