LPC21xxのピン配置がいたるところにあるのはなぜですか？

私はロボット工学の会社で冬のインターンとして働いています。私の仕事は、リード組込み開発者を支援することです...彼が私の支援を望んでいるものは何でも。

約1週間前、私はLPC2148を搭載したNXPブルーボードを手渡されました。（私が取り組んできたATmega32と比較して）より高い処理能力が好きでしたが、ARM7ベースのコントローラーについて非常に奇妙なことがわかりました。ここのピン配列を見ると

あなたは、ポートピンがいたるところにあることに気づくでしょう。AVRシリーズでは、すべてがすべてのポートピンできれいに配置されています。LPC21xxではなぜそうならないのですか？ロジックをまったく見つけることができません。ピン番号または機能（すべてのJTAGピンをまとめるなど）によって整理されていません。デザイナーがピンをランダムな形で積み重ねたようです。

誰でもこの理由を説明できますか？

確かに、チップがどのように内部に配置されているか、また、マイクロコントローラーアプリケーションでは、ワイドバスなどを作成するために連続したIOピンのブロックが必要になることは非常にまれであるため、グループ化することは優先度が高くありません。追加のシリコン領域を使う価値はありません。もちろん、このロジックは、外部バスインターフェイスを備えたパーツでいくらか故障し、レイアウトを、特にQFPで悪夢のようなものにしますが、ボリュームユーザーはおそらくスペースを節約するためにBGAを使用するでしょう-私は、208QFPが少しばかげているように見えるといつも思っていました。 ！

ピン配置がそのままである理由はたくさんあります。

最初に取り組む最も簡単な方法は、電源/接地ピンです。高度なチップは、インダクタンスを最小限に抑え、信号と信号のリターンパスの「ループ領域」を減らすために、電源/接地ピンを配置します。これにより、信号品質が向上し、EMI / RFIが減少します。電源/グラウンドに対して実行できる絶対的に最悪のことは、元の74xxxシリーズのパーツで、一方のコーナーに電源があり、もう一方のコーナーにグラウンドがあることです。 ザイリンクスの興味深い「まばらなシェブロン」の配置に関するホワイトペーパーがあります。 あなたが彼らのウェブサイトで検索するならば、彼らは実際の測定結果やものでそれについて話している多くの他の論文やプレゼンテーションを持っています。他の企業は、誇大広告やドキュメントなしで同様のことを行っています。

ほとんどのピンがユーザー設定可能なMCUの場合、ピン配置（電源/グラウンドを除く）を行うための良い方法や悪い方法はありません。彼らが何をするにせよ、それが間違いであることはほぼ保証されています。それは私たちが妻のためにドレスを購入するのと非常によく似ています-何があっても、それは間違ったサイズ、スタイル、色、フィットなどになります。異なるGPIOピンを使用するか、クリエイティブなPCBを使用して、ソフトウェアで補正できます。ルーティング、または創造的でないPCBルーティング（別名、単にレイヤを追加する）による。

もう1つの可能性は、ピン配置が最小限のレイヤーでPCBをルーティングするように最適化されていることですが、それはわかりません。たとえば、特定のチップセット（またはRAM）への接続を必要とするCPUのピン配置は、インターフェース/ルーティングを容易にするように設計されていることがよくあります。これはIntel CPUとIntelチップセットのようなもので一般的です。これは、他の電源/グランドプレーンで満たされた4層または6層のPCBで2つの800以上のボールBGAを接続する唯一の方法です。これらの場合、ルーティングの方法を説明するアプリノートがよくあります。

3番目の可能性は、「それが最終的な方法である」のと同じくらい簡単なことです。これは「何をするにしても、それは間違いです」というアプローチに似ているので、最も簡単または最も安価な方法を実行します。ここには本当の魔法や謎はありません。過去には人気のあるチップがありましたが、人々はピン配列に不満を抱いていました。そのため、数年後、機能的には同じですが、ピンがPCBルーティングを容易にするために移動した別のバージョンの部品が出てきました。

とにかく、結局は「それが何であるか」であり、私たちはそれを処理するだけです。正直言って問題はあまり多くなく、慣れているので気になりません。

ICピン配列は、パッケージ内のチップ上の回路のレイアウトによって実際に決定されます。

ICレイアウトの設計者にはさまざまな考慮事項がありますが、外部ピンの割り当てがダイパッドの配置と大きく異なることはほとんどありません。

考慮事項の1つは、チップ周辺の配電です。つまり、予期しない場所にVDD（またはVCC）とグランドが現れる可能性があります。

それには常に正当な理由があります。私を信じて、IC設計者は恣意的に物事を行うわけではありません。

注意深く見ると、順番に並んでいるが、グループ化されていないことがわかります。それはおそらく、チップの製造がいかに簡単かによる。

これは、特定の信号がダイのエッジに十分に近づいて、そこにボンディングパッドを作成する場所に関係しています。これにより、ピンの順序が決まります。いくつかの信号を切り替えることもできますが、それらをすべて論理的な順序で並べると、ダイのサイズが大きくなる場合があり、これは追加のコストを意味します。

ICには再配線層を含めることができます。これにより、任意のピンを任意の場所にマップできますが、これによりベアダイのコストが5〜10％増加するだけです。

各メーカーは、次のいずれかの方法を選択します。

1）固定出力ピンを備えたチップを設計する（ダイが少し大きい=>より高価）

2）ランダムなピン（安い）を持っている

3）レイヤーを1つ追加します（製造コストが少し高くなります）

その理由は、論理的な順序でピンを配置することが、チップ会社の優先順位リストではかなり下にあるためです。関心のあるほとんどのデザイナー（通常、趣味のロボットの人々は含まれません）は、一部のライブラリにピン配置のあるCADパッケージを使用するため、どちらも気にしません。したがって、チップダイの効率的なレイアウトなど、他の要素がより重要になります。

一部のピンについては、チップメーカーが注意する点に注意してください。

• バランスのとれたペア（イーサネット、USB）が次または近い
• xtal接続が近くにあります（一部のPICではなく、近くにグランドピンがあります。）
• グランドと電源ピンが隣または近くにあるため、ピンの近くにデカップリングキャップを追加できます。

30年ほど前に、片面Z80コンピュータPCBを作ろうとしたことを覚えています。ほとんどの回線を配線しましたが、これらのばかげたデータバスピンによって不可能になりました。