これは常に私を困惑させる問題です。高周波（とにかく100MHz以上）のワイヤレス通信は実際にどのように機能しますか？私はそれがアンテナを持っていることを理解し、それを受信するためにそれを増幅し、論理的な1または0をチェックし、送信のために逆にされます。
私が理解できないのは、ICがそのような速度で通信する方法です。たとえば、wifi、2.4GHzを考えてみましょう。毎秒24億回、各ビットを実際に処理しているチップはありますか？それは不可能に思えます。送信機と受信機が実際に電気的にどのように機能するかを誰かが説明できますか？
回答:
ここで注意すべき重要なことは、搬送周波数と変調です。
2.4GHzはあなたのキャリア周波数であり、最新の変調方式では常に空中にあります。送信機は、信号を送信している間ずっと放射します。
位相変調は最も一般的な方法です。タイマーを設定すると、フェーズを変更するかどうかを非常に明確に考えることができます。ウィキペディアにはQPSKの優れたグラフがあります。実際には、位相がずれている2つの信号を同時に送信しており、それぞれがビットをエンコードしています。http://upload.wikimedia.org/wikipedia/commons/b/be/QPSK_timing_diagram.png ">
これは少し混乱するように見えるかもしれませんが、送信しているビットを変更するたびに、信号に突然のシフトがあることがわかります。PSKは、同じボーレートに対して異なる変調手法の中で最も低いビットエラーレートを持っています。これは、同じ許容ビットエラーレートに対して、PSKで最高のリンク速度が得られることを意味します。
この画像によって、舞台裏で何が起こっているのかを理解できることを願っています。これを理解しやすくするためにもっと投稿できるかどうか教えてください。
このセクションでは、ハードウェアでこれにアプローチするさまざまな方法があるため、短くしています。ほとんどのICが内部TXまたはRXを実行できるようにする回路は、ギルバートセルからのものです。
放射する前に直接正しい周波数に変調し、信号を受信する前に直接復調する場合、他のすべての場所で処理する回路はデジタルの低速信号になり、回路で処理できます。
変調の問題を回避しますが、ICの側面にはかなり精通しています。
「ICは100MHzを超える速度でどのように通信できますか？」
簡単なケースから始めましょう。Intelは、3.8GHzのクロック周波数で動作するプロセッサを設計しました。これは、複数の論理演算を実行し、各サイクルで結果を保存します。したがって、信号は2.4GHz +で処理できるだけでなく、おそらくコンピューターで既に処理されています。
これは、IC上のトランジスタが高速だからです！130nm SiGe BiCMOSプロセスでは、ユニティゲイン周波数は230GHzとしてリストされています。私は、その値の少なくとも5〜10％で動作する回路を作成できると考えていますが、これは最先端のプロセスでさえありません。
シリアルクロックレートを最大化する場合は、De-Serializerと呼ばれる回路を使用できます。これは基本的に高周波シフトレジスタです。入力には非常に高い周波数の回路が必要であり、それをより低いデータレートでパラレル形式に変換します。これは、HDMIなどの高速プロトコルで一般的に使用されています。
いくつかの特別な例外がありますが、ほとんどの無線通信は通常、アップコンバージョンとダウンコンバージョンの助けを借りて達成されます。
基本的に、トランスミッターは、情報（音声またはデータ）を操作しやすい便利な低周波数の信号に変調するための回路から始まります-狭帯域アプリケーションの場合、数十または数百キロヘルツ、多くの場合10から45 MHzの間より広い帯域のもの。これらの周波数では、アナログ回路がうまく機能します。または、実際に変調を数学的に行うDSPの出力でD / Aコンバーターを使用できます。（「DSPチップ」が処理できるよりも高いデータレートの場合、ASICまたはFPGAのパラレルロジックが使用されるため、各パスはDAに必要な8番目または32番目、またはその他のサンプルごとに計算する必要があります）。
トランスミッターには、目的のトランスミッター周波数に近い信号を生成するためのオシレーターまたはシンセサイザーと、2つの信号を乗算して和と差の周波数を生成するミキサーも含まれています。和または差のいずれかが目的の送信周波数になり、フィルターによって選択され、増幅されてアンテナに送信されます。（時には複数の変換段階が必要です）
受信機は同じように機能しますが、逆の場合のみです。局部発振器信号は、増幅されたアンテナ信号から差し引かれ（またはその逆）、より使いやすい範囲に戻る中間差周波数を作成します（AM放送受信機では、通常455 KHz-FMの場合、伝統的に10.7 KHzから再度455 KHzに変換されますが、今日は10.7 MHzのままでも機能します）。この中間周波数は、復調回路で処理するか、高速A / Dコンバーターでデジタル化し、潜在的な並列DSPに供給してプロセスを完了することができます。
送信するデータの目的の帯域幅が約10 KHz未満の場合、中間周波数を10 KHzに設定し、ソフトウェアを使用して帯域幅を処理することにより、実際にコンピューターサウンドカードを使用して高性能の受信機または送信機を作成できます5 -15 KHz。
現在、一般的な手法は、複素数のいくつかの特性を活用し、正と負の両方の周波数を含むように、中心周波数0を中心にバランスの取れた変調/復調を行うことです。オシレーターの2つのフェーズとイメージリジェクトミキサーと呼ばれるものを使用することにより、2つの結果の周波数の1つがキャンセルされ、もう1つが強化されます。ただし、2つのD / AまたはA / Dコンバーターが必要です。1つは「I」フェーズ用で、もう1つは「Q」用です。これをステレオサウンドカードで行うことができますが、DCブロッキングキャップは、0の周波数に変換される通過帯域の真ん中に穴を開けます。