MOSFETピンチオフが発生する理由

この質問は、強化されたn型MOSFETに関するものです。私が理解したことから、電圧がゲートに印加されると、MOSFETのゲートの下の絶縁層の下に反転層が形成されます。この電圧がを超えると、しきい値電圧。この反転層により、電子がソースからドレインに流れることができます。電圧場合V D Sが今適用され、反転領域は、テーパーに開始され、最終的に、それはあまりそれがすることテーパうピンチオフが一旦、ピンチオフ（それはもはや高さに縮小することができ）、それは意志次に、長さ（幅）が縮小し始め、ソースにますます近づきます。$V_\mathrm{T}$$V_\mathrm{DS}$

私の質問は：

• これまでに言ったことは正しいですか？
• なぜこのピンチオフが発生するのですか？私の本が何を言っているのか分かりません。ドレインの電界もゲートに比例しているということを言っています。
• MOSFETが飽和すると、ピンチオフビットとドレインの間に空乏層が形成されることを理解しています。電流はこの枯渇した部分を通ってドレインにどのように流れますか？空乏層は伝導しないと思った...ダイオードのように...

説明が正しい：である場合、V S A T = V G S - V T以上のドレイン-ソース間電圧を印加すると、チャネルはピンチオフします。$V_{GS}>V_T$$V_{SAT}=V_{GS}-V_{T}$

そこで何が起こるか説明しようと思います。例ではn型MOSFETを想定していますが、説明はp型MOSFETにも当てはまります（もちろん調整が必要です）。

ピンチオフの理由：

チャネルに沿った電位について考えてみましょう。それは、ソース近くのに等しくなります。ドレイン近くのV Dに等しくなります。潜在的な機能は連続的であることも思い出してください。上記の2つのステートメントからの直接の結論は、潜在的な変化がチャネルに沿ってV SからV Dに連続的に形成されることです（非公式であり、用語「電位」と「電圧」を交換可能に使用します）。$V_S$$V_D$$V_S$$V_D$

$V_{GS}$$V_{DS}$

$V_{SAT}=V_{GS}-V_{T}$$V_{eff}=V_{GS}-V_{SAT}=V_T$

ピンチオフポイントとドレインの間で起こること：

この領域のゲートから基板への電圧は、反転層の形成に十分ではないため、この領域は空乏化するだけです（反転ではなく）。空乏領域にはモバイルキャリアがありませんが、電流の流れに制限はありません。キャリアが片側から空乏領域に入り、その領域に電界がある場合、このキャリアは電界によって引きずられます。さらに、この空乏領域に入るキャリアには初期速度があります。

問題のキャリアが空乏領域で再結合しない限り、上記のすべてが当てはまります。n型MOSFETでは、空乏領域にp型キャリアがありませんが、電流はn型キャリアで構成されています-これは、これらのキャリアの再結合の可能性が非常に低いことを意味します（実際の目的では無視される可能性があります）。

結論：この空乏領域に入る電荷キャリアは、この領域を横切る電界によって加速され、最終的にドレインに到達します。通常、この領域の抵抗率は完全に無視される場合があります（この物理的な理由は非常に複雑です-この議論は物理学フォーラムにより適しています）。

お役に立てれば