バック/ブーストスイッチングレギュレータのノイズ問題


12

私は研究プロジェクト用の電気機器を設計しています(私は博士課程の学生ですが、残念ながらEEではありません!)。デバイスの詳細については、http://iridia.ulb.ac.be/supp/IridiaSupp2012-002/をご覧ください。

最後のプロトタイプには電源に問題があったため、新しくより良いものを設計して問題を克服しようとしました。デバイスはリチウムイオンバッテリで駆動されるため、LTC3536降圧/昇圧スイッチングレギュレータを使用することにしました:http ://cds.linear.com/docs/en/datasheet/3536fa.pdf

基本的に、ここに見られるように、1A / 3.3V電源にリファレンス実装(データシートのページ1)を使用しました: (source:ulb.ac.be回路図

3つの個別のグランドプレーンがあります。PGND(バッテリから供給)、GND、通常のグランド、アナログセンサーなどのAGNDです。

これは、Eagleで設計したボードです。リファレンスデザインからの逸脱に既に気づきました。たとえば、C3とC4はLTC(U3)により近い位置に配置する必要があります。 (ソース:ulb.ac.beボード

これは、VCCに表示される出力です(負荷の有無にかかわらず、Vin = 4.7V)ご覧のとおり、Vppは巨大です!Vin <4.3Vの場合は小さくなりますが、それでもかなり大きくなります。 (ソース:ulb.ac.beスパイク

C3とC2をLTCの近くに移動し、C7に別の1µFのコンデンサを追加することにより、少し試行錯誤を行いました。これはあまり役に立ちませんでした。次に、C7をデータシートに記載されている22µFの代わりに220µFのキャップに置き換えました。これにより、Vppは約200mVです。これははるかに優れていますが、それでもデータシートで指定されているものからはかなり遠いです。さらに、これはVin> 4.3Vの場合のみです。このしきい値を下回ると、Vppはまだ2Vを超えています。変更を行うのはブーストと降圧レギュレーションであると思いますが、どうすれば修正できるかわかりません。

今、質問:

  1. 私は訓練された目に明らかな間違いを犯したかどうか疑問に思っていましたか?
  2. データシートに記載されているノイズが40mVしかないのに、なぜVppがそんなに巨大なのですか?
  3. 異なる出力コンデンサにランダムにドロップする以外に、これを修正する別の方法はありますか?

出力に負荷がある状態で電源をテストしていますか?その負荷は、通常の使用条件での負荷に似ていますか?
光子

はい、私はそれを負荷ありと負荷なしで使用しました。
アルヌシュキー

Vppは〜200mA」-おそらくこれはタイプミスであり、VppはmilliAmperesではなくmilliVolts単位です。そうでない場合は、どういう意味ですか、ありがとうございます。
アニンドゴーシュ

1
ノイズを修正するだけでなく、どのように測定しますか。スコープはどこにありますか?スコープの地面を移動すると、表示されるノイズも変わります。スコープのグランドをできるだけ電気的に信号ポイントの近くに配置してください。過度に熱心な人は、プローブの先端の接地リングから最も近い接地までの短いワイヤを使用することが知られており、そのためリード線の長さは数mmです。
ラッセルマクマホン

1
この質問の素晴らしい情報。OP arnuschky、この情報をコミュニティで維持するために、上の画像リンクを修正してください。
smoothVTer 14年

回答:


7

レイアウトに問題があると思います。C3 / C4はピン1に近い必要があります(これは、pin1ではなく、pins8 / 9を読み取る必要があります)。私が近くに言うとき、私はそれに生きることを意味します!Ditto C7-ピン7でキャンプする必要があります。今ではこの部品を使用したことはありませんが、これはこのタイプのデバイスの標準的な手順です。

ピン7からC7に流れる電流パルスと、ピンとIC間のトラックの長さ(おそらく20nHのトラック)について考えてください。

C7の地上復帰-どこへ行くのか?間違ったグランドピン(信号グランド)に戻ります。C7のグランドは、トレスパスの法則に違反することなく、ピン5と13にできるだけ短くする必要があります。そして、これはシグナルグランドをキーオフするためのあなたのスターポイントでなければなりません。その後、信号グランドはフィードバックコンポーネントに行き、負荷やC7電流をまったく流さないようにします。

このPCBが渡された場合、私はこのPCBのテストを拒否します。突然ですが申し訳ありませんが、これらはスイッチング回路に関する黄金律です:-

ここに画像の説明を入力してください


お返事ありがとうございます。基本的な質問は申し訳ありませんが、私はただの愛好家ですので、ご容赦ください。:)「侵入法」とは何ですか?背景情報を読むことができるソースはありますか?データシートに記載されている「専用ケルビンルート」も理解できませんでしたか?これは、トレース幅が小さい独立したパスですか?明日、あなたの提案を使用してボードの再ルーティングを試みます。
アルヌシュキー

3
@arnuschky問題ありません。不法侵入の法則-ユーモアのセンスと、デバイスのグランドラインを短くすることを言おうとしているだけで、デバイスをチップ上のピンに近づけます。ケルビンルートはリニアテクノロジーの専門用語であり、スターポイントへの別個のトラックを使用することを意味し、基本的にスターポイントはピン5とその下のパッドの接合部です(13)。再ルーティングする前に、いくつかのことを試してみてください。2箇所で10uFセラミックを試してください-ピン7からピン13(下に、ワイヤーを通すために穴を開ける)とピン1からピン5/13に-同じテクニックを使用します。改善するかどうか試してみてください。
アンディ別名

1
2本の指が火傷した後...最初に、C3、C4、およびC7の接地接続を修正しました。電解コンデンサをピンに直接はんだ付けしました。スルーホールコンポーネントのみを収めることができたので、パスは長くなりましたが、それでもノイズのVinへの依存性はなくなりました。Vppは約900mVでした。次に、これらのキャップを取り外し、Andyが提案したように、反対側に10µFのセラミックをはんだ付けしました(穴を開けます)。Vppは350mVまで低下し、入力キャップなしでも可能です!pin8 / 9の裏面にC2、C3(1µFと10µFのセラミックキャップ)を追加すると、Vpp〜100mVになります。ピン1からピン3に10µFを追加しても、それほど変わりませんでした。
アルヌシュキー

穴を開けて追加したキャップは、ピン7とピン13 / PGNDプレーンの間にありました。次に、背面に22µFエルカを追加しましたが、何も変わりませんでした。ピン1からピン5/13に10µFを追加するように要求されたことがわかりました。私はそれを今やった、それはあまり変わらなかった。
アルヌシュキー

2
@JesúsCastañé私は間違っていますが、あなたもそうです!!! ピン8と9は、近くに配置する必要があるVinピンであり、これらはピン1に接続します
アンディ別名
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.