回答:
セラミックは、データシートの要件を満たす限り機能するはずです：0.1ohm <esr <5ohmおよびsrf> 1mhz。
タンタルキャップでこれらのプロパティを見つけるのはおそらく容易です。特に2002年にそのデータシートがリリースされたときはなおさらです。
編集：LDOの安定性とESRが特定の範囲に入らなければならない理由に関するいくつかの詳細情報。
汎用LDOは、出力電圧をエラーアンプを備えた内部電圧リファレンスと比較し、PNPトランジスタを駆動してこのエラーを修正することにより機能します。
このフィードバックパスの位相シフトとループゲインを見ると、問題が発生します。誤差増幅器と駆動される負荷の両方が、フィードバックループの周波数応答の極に寄与します。これらの極はローパスフィルターとして機能し、周波数が高くなるとループゲインが減少します。私たちが知っているように、極は負の位相シフトももたらします。この位相シフトが-180度に達すると、フィードバックループが不安定になり、LDOが発振します。
これが意味することは、エラーアンプがエラーを補償しようとするたびに、その補正の結果は位相が180度ずれている、または反転しているため、エラーアンプは基本的にループにスローされ、反対の補正を行うべきであるということです不安定になります。
この状況を回避するには、フィードバックループの位相シフトが-180°にならないようにする必要があります。実際には、LDOが減衰応答として1を超えるゲインを生成できる領域内で-180°に到達しないようにする必要があります。このポイントを過ぎたシステムは発振を防ぎます。この周波数は、PNPパストランジスタのユニティゲインポイントによって定義されます。
この位相シフトを防ぐ方法は、特定の領域でESRを持つコンデンサを使用することです。静電容量は、負荷によって生成される極をシフトしますが、より重要なことは、ESRがより高い周波数ゼロに寄与することです。基本的に、フィードバックループにハイパスフィルターを追加しました。ESRによって導入された位相シフトは、エラーアンプと負荷からの極によって低周波数で導入された位相シフトを打ち消すように機能します。
ESRが特定の範囲内になければならない理由は、低すぎると、周波数応答に寄与するゼロが非常に高い周波数で、パストランジスタのユニティゲインポイントの上に位置するためです。結果として、ユニティゲイン周波数の前にフィードバックループの位相シフトが-180度に到達しないことを確認するのに効果的ではありません。
ESRが高すぎる場合、ゼロの周波数は非常に低くなります。パストランジスタの寄生によって生じる周波数応答には別の極があります。コンデンサESRのゼロの周波数が低すぎる場合、ゲインが1を超えている間にこの極に到達するため、この効果は相殺されますESRはゼロであり、ユニティゲインに達する前に-180度の位相シフトに達する可能性があります。
とはいえ、これらの問題は古いLDO設計を示しています。多く/ほとんど/すべての新しい設計では、出力コンデンサのESR仕様からLDOの安定性を切り離すフィードバックループに追加の内部補償が含まれています。
これらの特性を備えたセラミックコンデンサは問題ありません。