「地下」論理レベルに変換

私は、0 Vおよび-3 Vのレベルのロジック信号によって制御されるRFスイッチチップを持っています。通常の+3.3 V CMOSレベルを生成するCPLDからこれを制御したいと思います。

これを既存のデザインに割り込ませようとしているため、このデザインではボード領域が貴重です。

数mAの消費電力または100 usのスイッチング時間は、この回路では問題になりません。RFチップの制御入力は、約10 uAの負荷しか提供しません。許容可能なロジックレベルは、公称値の+/- 0.5 V以内です。私は、反転または非反転ソリューションのいずれかを処理できます。+3.3および-3.3 Vの電源を利用できます。

レベル変換の問題に対する「かなり良い」解決策がありますが、この問題に対する正規の「最良の」解決策があるかどうか知りたいのですが。

編集する

出力要件を明確にするために、出力ロジックHighは-0.4〜+0.6 Vの間である必要があります。出力ロジックLowは-3.5〜-2.5 Vの間である必要があります。

100 µsの応答しか必要ないため、これで問題ありません。10kΩの出力インピーダンスの場合、10 µAの負荷は100 mVのオフセットのみを引き起こし、仕様の範囲内です。

これは反転するため、CPLD出力の極性を適宜調整する必要があることに注意してください。

追加：

+3.3から-3.3 Vではなく、0から-3.3Vの出力のみが必要な場合があることに気づきました。最初に0から-3.3 Vについて言及しましたが、許容範囲として±500 mVについて話しているので、少し混乱しています。いずれにしても、これは0〜-3.3 Vの出力バージョンです。これは反転しません。

さて、約束どおり、これが私のものです。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

私がコメントで述べたように、それはオーリンのものに比べて非常に複雑です。これの唯一の利点は、出力電圧が高状態でグランドを上回らないことです。これは、私の回路には必要ありません（ただし、別の状況で役立つ場合があります）。

それをまったく機能させるのは、MUN5311DW1のようなバイアス抵抗を組み込んだ相補ペアを使用することです。これにより、R1、R2、R3、R6、および両方のBJTが単一のSC-70（2 x 2 mm）パッケージに入れられ、価格は$ 0.05未満（目的のノイズ内）です。部品番号NSBC114EPDP6T5Gの下では、チップは1 x 1 mm SOT-963に収めることができます。

この回路は、外部ディスクリートが削減されているため、実際にはOlinのフットプリントよりもわずかに小さいと思います。エミッタ抵抗が組み込まれたBJTが見つからない限り。

ツェナーと抵抗器を使用するだけのラッセルのアイデアは、おそらくフットプリントの賞金を獲得しますが、残念ながら、私はこの特定のプロジェクトで正しいツェナー値を見つけるために「少し遊ぶ」時間の余裕はありません。